[llvm-commits] CVS: llvm/lib/Target/Skeleton/SkeletonRegisterInfo.td

Mon Sep 13 21:16:54 PDT 2004

Changes in directory llvm/lib/Target/Skeleton:

SkeletonRegisterInfo.td updated: 1.2 -> 1.3
---
Log message:

Revamp the Register class, and allow the use of the RegisterGroup class to
specify aliases directly in register definitions.

Patch contributed by Jason Eckhardt!


---
Diffs of the changes:  (+48 -29)

Index: llvm/lib/Target/Skeleton/SkeletonRegisterInfo.td
diff -u llvm/lib/Target/Skeleton/SkeletonRegisterInfo.td:1.2 llvm/lib/Target/Skeleton/SkeletonRegisterInfo.td:1.3

--- llvm/lib/Target/Skeleton/SkeletonRegisterInfo.td:1.2	Sun Aug 29 17:03:40 2004
+++ llvm/lib/Target/Skeleton/SkeletonRegisterInfo.td	Mon Sep 13 23:16:43 2004
@@ -11,7 +11,7 @@
 //
 //===----------------------------------------------------------------------===//
 
-class SkelReg : Register {
+class SkelReg<string n> : Register<n> {
   let Namespace = "Skeleton";
 }
 
@@ -20,60 +20,79 @@
 
 
 // GPR - One of the 32 32-bit general-purpose registers
-class GPR<bits<5> num> : SkelReg {
+class GPR<bits<5> num, string n> : SkelReg<n> {
   field bits<5> Num = num;
 }
 
 // SPR - One of the 32-bit special-purpose registers
-class SPR<bits<5> num> : SkelReg {
+class SPR<bits<5> num, string n> : SkelReg<n> {
   field bits<5> Num = num;
 }
 
 // FPR - One of the 32 64-bit floating-point registers
-class FPR<bits<5> num> : SkelReg {
+class FPR<bits<5> num, string n> : SkelReg<n> {
   field bits<5> Num = num;
 }
 
 // CR - One of the 8 4-bit condition registers
-class CR<bits<5> num> : SkelReg {
+class CR<bits<5> num, string n> : SkelReg<n> {
   field bits<5> Num = num;
 }
 
 // General-purpose registers
-def R0  : GPR< 0>;  def R1  : GPR< 1>;  def R2  : GPR< 2>;  def R3  : GPR< 3>;
-def R4  : GPR< 4>;  def R5  : GPR< 5>;  def R6  : GPR< 6>;  def R7  : GPR< 7>;
-def R8  : GPR< 8>;  def R9  : GPR< 9>;  def R10 : GPR<10>;  def R11 : GPR<11>;
-def R12 : GPR<12>;  def R13 : GPR<13>;  def R14 : GPR<14>;  def R15 : GPR<15>;
-def R16 : GPR<16>;  def R17 : GPR<17>;  def R18 : GPR<18>;  def R19 : GPR<19>;
-def R20 : GPR<20>;  def R21 : GPR<21>;  def R22 : GPR<22>;  def R23 : GPR<23>;
-def R24 : GPR<24>;  def R25 : GPR<25>;  def R26 : GPR<26>;  def R27 : GPR<27>;
-def R28 : GPR<28>;  def R29 : GPR<29>;  def R30 : GPR<30>;  def R31 : GPR<31>;
+def R0  : GPR< 0,  "R0">;  def R1  : GPR< 1,  "R1">;
+def R2  : GPR< 2,  "R2">;  def R3  : GPR< 3,  "R3">;
+def R4  : GPR< 4,  "R4">;  def R5  : GPR< 5,  "R5">;
+def R6  : GPR< 6,  "R6">;  def R7  : GPR< 7,  "R7">;
+def R8  : GPR< 8,  "R8">;  def R9  : GPR< 9,  "R9">;
+def R10 : GPR<10, "R10">;  def R11 : GPR<11, "R11">;
+def R12 : GPR<12, "R12">;  def R13 : GPR<13, "R13">;
+def R14 : GPR<14, "R14">;  def R15 : GPR<15, "R15">;
+def R16 : GPR<16, "R16">;  def R17 : GPR<17, "R17">;
+def R18 : GPR<18, "R18">;  def R19 : GPR<19, "R19">;
+def R20 : GPR<20, "R20">;  def R21 : GPR<21, "R21">;
+def R22 : GPR<22, "R22">;  def R23 : GPR<23, "R23">;
+def R24 : GPR<24, "R24">;  def R25 : GPR<25, "R25">;
+def R26 : GPR<26, "R26">;  def R27 : GPR<27, "R27">;
+def R28 : GPR<28, "R28">;  def R29 : GPR<29, "R29">;
+def R30 : GPR<30, "R30">;  def R31 : GPR<31, "R31">;
 
 // Floating-point registers
-def F0  : FPR< 0>;  def F1  : FPR< 1>;  def F2  : FPR< 2>;  def F3  : FPR< 3>;
-def F4  : FPR< 4>;  def F5  : FPR< 5>;  def F6  : FPR< 6>;  def F7  : FPR< 7>;
-def F8  : FPR< 8>;  def F9  : FPR< 9>;  def F10 : FPR<10>;  def F11 : FPR<11>;
-def F12 : FPR<12>;  def F13 : FPR<13>;  def F14 : FPR<14>;  def F15 : FPR<15>;
-def F16 : FPR<16>;  def F17 : FPR<17>;  def F18 : FPR<18>;  def F19 : FPR<19>;
-def F20 : FPR<20>;  def F21 : FPR<21>;  def F22 : FPR<22>;  def F23 : FPR<23>;
-def F24 : FPR<24>;  def F25 : FPR<25>;  def F26 : FPR<26>;  def F27 : FPR<27>;
-def F28 : FPR<28>;  def F29 : FPR<29>;  def F30 : FPR<30>;  def F31 : FPR<31>;
+def F0  : FPR< 0,  "F0">;  def F1  : FPR< 1,  "F1">;
+def F2  : FPR< 2,  "F2">;  def F3  : FPR< 3,  "F3">;
+def F4  : FPR< 4,  "F4">;  def F5  : FPR< 5,  "F5">;
+def F6  : FPR< 6,  "F6">;  def F7  : FPR< 7,  "F7">;
+def F8  : FPR< 8,  "F8">;  def F9  : FPR< 9,  "F9">;
+def F10 : FPR<10, "F10">;  def F11 : FPR<11, "F11">;
+def F12 : FPR<12, "F12">;  def F13 : FPR<13, "F13">;
+def F14 : FPR<14, "F14">;  def F15 : FPR<15, "F15">;
+def F16 : FPR<16, "F16">;  def F17 : FPR<17, "F17">;
+def F18 : FPR<18, "F18">;  def F19 : FPR<19, "F19">;
+def F20 : FPR<20, "F20">;  def F21 : FPR<21, "F21">;
+def F22 : FPR<22, "F22">;  def F23 : FPR<23, "F23">;
+def F24 : FPR<24, "F24">;  def F25 : FPR<25, "F25">;
+def F26 : FPR<26, "F26">;  def F27 : FPR<27, "F27">;
+def F28 : FPR<28, "F28">;  def F29 : FPR<29, "F29">;
+def F30 : FPR<30, "F30">;  def F31 : FPR<31, "F31">;
+
 
 // Condition registers
-def CR0 : CR<0>; def CR1 : CR<1>; def CR2 : CR<2>; def CR3 : CR<3>;
-def CR4 : CR<4>; def CR5 : CR<5>; def CR6 : CR<6>; def CR7 : CR<7>;
+def CR0 : CR<0, "CR0">; def CR1 : CR<1, "CR1">;
+def CR2 : CR<2, "CR2">; def CR3 : CR<3, "CR3">;
+def CR4 : CR<4, "CR4">; def CR5 : CR<5, "CR5">;
+def CR6 : CR<6, "CR6">; def CR7 : CR<7, "CR7">;
 
 // Floating-point status and control register
-def FPSCR : SPR<0>;
+def FPSCR : SPR<0, "FPSCR">;
 // fiXed-point Exception Register? :-)
-def XER : SPR<1>;
+def XER : SPR<1, "XER">;
 // Link register
-def LR : SPR<2>;
+def LR : SPR<2,   "LR">;
 // Count register
-def CTR : SPR<3>;
+def CTR : SPR<3, "CTR">;
 // These are the "time base" registers which are read-only in user mode.
-def TBL : SPR<4>;
-def TBU : SPR<5>;
+def TBL : SPR<4, "TBL">;
+def TBU : SPR<5, "TBU">;
 
 /// Register classes: one for floats and another for non-floats.
 ///




