[llvm] 3f5ae36 - [RISCV][NFC] Merge identical RV32 and RV64 test checks
Fraser Cormack via llvm-commits
llvm-commits at lists.llvm.org
Fri May 28 04:42:25 PDT 2021
Author: Fraser Cormack
Date: 2021-05-28T12:31:57+01:00
New Revision: 3f5ae36833e28f29785a3485315556e957f6a5c7
URL: https://github.com/llvm/llvm-project/commit/3f5ae36833e28f29785a3485315556e957f6a5c7
DIFF: https://github.com/llvm/llvm-project/commit/3f5ae36833e28f29785a3485315556e957f6a5c7.diff
LOG: [RISCV][NFC] Merge identical RV32 and RV64 test checks
Added:
Modified:
llvm/test/CodeGen/RISCV/rvv/vfptoi-sdnode.ll
llvm/test/CodeGen/RISCV/rvv/vitofp-sdnode.ll
Removed:
################################################################################
diff --git a/llvm/test/CodeGen/RISCV/rvv/vfptoi-sdnode.ll b/llvm/test/CodeGen/RISCV/rvv/vfptoi-sdnode.ll
index dbf2ddbeed57..f7bd2f17de97 100644
--- a/llvm/test/CodeGen/RISCV/rvv/vfptoi-sdnode.ll
+++ b/llvm/test/CodeGen/RISCV/rvv/vfptoi-sdnode.ll
@@ -1,2061 +1,1257 @@
; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
; RUN: llc -mtriple=riscv32 -mattr=+d,+experimental-zfh,+experimental-v -target-abi=ilp32d \
-; RUN: -verify-machineinstrs < %s | FileCheck %s --check-prefix=RV32
+; RUN: -verify-machineinstrs < %s | FileCheck %s
; RUN: llc -mtriple=riscv64 -mattr=+d,+experimental-zfh,+experimental-v -target-abi=lp64d \
-; RUN: -verify-machineinstrs < %s | FileCheck %s --check-prefix=RV64
+; RUN: -verify-machineinstrs < %s | FileCheck %s
define <vscale x 1 x i8> @vfptosi_nxv1f16_nxv1i8(<vscale x 1 x half> %va) {
-; RV32-LABEL: vfptosi_nxv1f16_nxv1i8:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e8,mf8,ta,mu
-; RV32-NEXT: vfncvt.rtz.x.f.w v25, v8
-; RV32-NEXT: vmv1r.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv1f16_nxv1i8:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e8,mf8,ta,mu
-; RV64-NEXT: vfncvt.rtz.x.f.w v25, v8
-; RV64-NEXT: vmv1r.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv1f16_nxv1i8:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e8,mf8,ta,mu
+; CHECK-NEXT: vfncvt.rtz.x.f.w v25, v8
+; CHECK-NEXT: vmv1r.v v8, v25
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 1 x half> %va to <vscale x 1 x i8>
ret <vscale x 1 x i8> %evec
}
define <vscale x 1 x i8> @vfptoui_nxv1f16_nxv1i8(<vscale x 1 x half> %va) {
-; RV32-LABEL: vfptoui_nxv1f16_nxv1i8:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e8,mf8,ta,mu
-; RV32-NEXT: vfncvt.rtz.xu.f.w v25, v8
-; RV32-NEXT: vmv1r.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv1f16_nxv1i8:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e8,mf8,ta,mu
-; RV64-NEXT: vfncvt.rtz.xu.f.w v25, v8
-; RV64-NEXT: vmv1r.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv1f16_nxv1i8:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e8,mf8,ta,mu
+; CHECK-NEXT: vfncvt.rtz.xu.f.w v25, v8
+; CHECK-NEXT: vmv1r.v v8, v25
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 1 x half> %va to <vscale x 1 x i8>
ret <vscale x 1 x i8> %evec
}
define <vscale x 1 x i16> @vfptosi_nxv1f16_nxv1i16(<vscale x 1 x half> %va) {
-; RV32-LABEL: vfptosi_nxv1f16_nxv1i16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,mf4,ta,mu
-; RV32-NEXT: vfcvt.rtz.x.f.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv1f16_nxv1i16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,mf4,ta,mu
-; RV64-NEXT: vfcvt.rtz.x.f.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv1f16_nxv1i16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,mf4,ta,mu
+; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v8
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 1 x half> %va to <vscale x 1 x i16>
ret <vscale x 1 x i16> %evec
}
define <vscale x 1 x i16> @vfptoui_nxv1f16_nxv1i16(<vscale x 1 x half> %va) {
-; RV32-LABEL: vfptoui_nxv1f16_nxv1i16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,mf4,ta,mu
-; RV32-NEXT: vfcvt.rtz.xu.f.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv1f16_nxv1i16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,mf4,ta,mu
-; RV64-NEXT: vfcvt.rtz.xu.f.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv1f16_nxv1i16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,mf4,ta,mu
+; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v8
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 1 x half> %va to <vscale x 1 x i16>
ret <vscale x 1 x i16> %evec
}
define <vscale x 1 x i32> @vfptosi_nxv1f16_nxv1i32(<vscale x 1 x half> %va) {
-; RV32-LABEL: vfptosi_nxv1f16_nxv1i32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,mf4,ta,mu
-; RV32-NEXT: vfwcvt.rtz.x.f.v v25, v8
-; RV32-NEXT: vmv1r.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv1f16_nxv1i32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,mf4,ta,mu
-; RV64-NEXT: vfwcvt.rtz.x.f.v v25, v8
-; RV64-NEXT: vmv1r.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv1f16_nxv1i32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,mf4,ta,mu
+; CHECK-NEXT: vfwcvt.rtz.x.f.v v25, v8
+; CHECK-NEXT: vmv1r.v v8, v25
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 1 x half> %va to <vscale x 1 x i32>
ret <vscale x 1 x i32> %evec
}
define <vscale x 1 x i32> @vfptoui_nxv1f16_nxv1i32(<vscale x 1 x half> %va) {
-; RV32-LABEL: vfptoui_nxv1f16_nxv1i32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,mf4,ta,mu
-; RV32-NEXT: vfwcvt.rtz.xu.f.v v25, v8
-; RV32-NEXT: vmv1r.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv1f16_nxv1i32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,mf4,ta,mu
-; RV64-NEXT: vfwcvt.rtz.xu.f.v v25, v8
-; RV64-NEXT: vmv1r.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv1f16_nxv1i32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,mf4,ta,mu
+; CHECK-NEXT: vfwcvt.rtz.xu.f.v v25, v8
+; CHECK-NEXT: vmv1r.v v8, v25
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 1 x half> %va to <vscale x 1 x i32>
ret <vscale x 1 x i32> %evec
}
define <vscale x 1 x i64> @vfptosi_nxv1f16_nxv1i64(<vscale x 1 x half> %va) {
-; RV32-LABEL: vfptosi_nxv1f16_nxv1i64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,mf4,ta,mu
-; RV32-NEXT: vfwcvt.f.f.v v25, v8
-; RV32-NEXT: vsetvli zero, zero, e32,mf2,ta,mu
-; RV32-NEXT: vfwcvt.rtz.x.f.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv1f16_nxv1i64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,mf4,ta,mu
-; RV64-NEXT: vfwcvt.f.f.v v25, v8
-; RV64-NEXT: vsetvli zero, zero, e32,mf2,ta,mu
-; RV64-NEXT: vfwcvt.rtz.x.f.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv1f16_nxv1i64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,mf4,ta,mu
+; CHECK-NEXT: vfwcvt.f.f.v v25, v8
+; CHECK-NEXT: vsetvli zero, zero, e32,mf2,ta,mu
+; CHECK-NEXT: vfwcvt.rtz.x.f.v v8, v25
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 1 x half> %va to <vscale x 1 x i64>
ret <vscale x 1 x i64> %evec
}
define <vscale x 1 x i64> @vfptoui_nxv1f16_nxv1i64(<vscale x 1 x half> %va) {
-; RV32-LABEL: vfptoui_nxv1f16_nxv1i64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,mf4,ta,mu
-; RV32-NEXT: vfwcvt.f.f.v v25, v8
-; RV32-NEXT: vsetvli zero, zero, e32,mf2,ta,mu
-; RV32-NEXT: vfwcvt.rtz.xu.f.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv1f16_nxv1i64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,mf4,ta,mu
-; RV64-NEXT: vfwcvt.f.f.v v25, v8
-; RV64-NEXT: vsetvli zero, zero, e32,mf2,ta,mu
-; RV64-NEXT: vfwcvt.rtz.xu.f.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv1f16_nxv1i64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,mf4,ta,mu
+; CHECK-NEXT: vfwcvt.f.f.v v25, v8
+; CHECK-NEXT: vsetvli zero, zero, e32,mf2,ta,mu
+; CHECK-NEXT: vfwcvt.rtz.xu.f.v v8, v25
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 1 x half> %va to <vscale x 1 x i64>
ret <vscale x 1 x i64> %evec
}
define <vscale x 2 x i8> @vfptosi_nxv2f16_nxv2i8(<vscale x 2 x half> %va) {
-; RV32-LABEL: vfptosi_nxv2f16_nxv2i8:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e8,mf4,ta,mu
-; RV32-NEXT: vfncvt.rtz.x.f.w v25, v8
-; RV32-NEXT: vmv1r.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv2f16_nxv2i8:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e8,mf4,ta,mu
-; RV64-NEXT: vfncvt.rtz.x.f.w v25, v8
-; RV64-NEXT: vmv1r.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv2f16_nxv2i8:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e8,mf4,ta,mu
+; CHECK-NEXT: vfncvt.rtz.x.f.w v25, v8
+; CHECK-NEXT: vmv1r.v v8, v25
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 2 x half> %va to <vscale x 2 x i8>
ret <vscale x 2 x i8> %evec
}
define <vscale x 2 x i8> @vfptoui_nxv2f16_nxv2i8(<vscale x 2 x half> %va) {
-; RV32-LABEL: vfptoui_nxv2f16_nxv2i8:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e8,mf4,ta,mu
-; RV32-NEXT: vfncvt.rtz.xu.f.w v25, v8
-; RV32-NEXT: vmv1r.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv2f16_nxv2i8:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e8,mf4,ta,mu
-; RV64-NEXT: vfncvt.rtz.xu.f.w v25, v8
-; RV64-NEXT: vmv1r.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv2f16_nxv2i8:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e8,mf4,ta,mu
+; CHECK-NEXT: vfncvt.rtz.xu.f.w v25, v8
+; CHECK-NEXT: vmv1r.v v8, v25
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 2 x half> %va to <vscale x 2 x i8>
ret <vscale x 2 x i8> %evec
}
define <vscale x 2 x i16> @vfptosi_nxv2f16_nxv2i16(<vscale x 2 x half> %va) {
-; RV32-LABEL: vfptosi_nxv2f16_nxv2i16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,mf2,ta,mu
-; RV32-NEXT: vfcvt.rtz.x.f.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv2f16_nxv2i16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,mf2,ta,mu
-; RV64-NEXT: vfcvt.rtz.x.f.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv2f16_nxv2i16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,mf2,ta,mu
+; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v8
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 2 x half> %va to <vscale x 2 x i16>
ret <vscale x 2 x i16> %evec
}
define <vscale x 2 x i16> @vfptoui_nxv2f16_nxv2i16(<vscale x 2 x half> %va) {
-; RV32-LABEL: vfptoui_nxv2f16_nxv2i16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,mf2,ta,mu
-; RV32-NEXT: vfcvt.rtz.xu.f.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv2f16_nxv2i16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,mf2,ta,mu
-; RV64-NEXT: vfcvt.rtz.xu.f.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv2f16_nxv2i16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,mf2,ta,mu
+; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v8
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 2 x half> %va to <vscale x 2 x i16>
ret <vscale x 2 x i16> %evec
}
define <vscale x 2 x i32> @vfptosi_nxv2f16_nxv2i32(<vscale x 2 x half> %va) {
-; RV32-LABEL: vfptosi_nxv2f16_nxv2i32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,mf2,ta,mu
-; RV32-NEXT: vfwcvt.rtz.x.f.v v25, v8
-; RV32-NEXT: vmv1r.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv2f16_nxv2i32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,mf2,ta,mu
-; RV64-NEXT: vfwcvt.rtz.x.f.v v25, v8
-; RV64-NEXT: vmv1r.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv2f16_nxv2i32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,mf2,ta,mu
+; CHECK-NEXT: vfwcvt.rtz.x.f.v v25, v8
+; CHECK-NEXT: vmv1r.v v8, v25
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 2 x half> %va to <vscale x 2 x i32>
ret <vscale x 2 x i32> %evec
}
define <vscale x 2 x i32> @vfptoui_nxv2f16_nxv2i32(<vscale x 2 x half> %va) {
-; RV32-LABEL: vfptoui_nxv2f16_nxv2i32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,mf2,ta,mu
-; RV32-NEXT: vfwcvt.rtz.xu.f.v v25, v8
-; RV32-NEXT: vmv1r.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv2f16_nxv2i32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,mf2,ta,mu
-; RV64-NEXT: vfwcvt.rtz.xu.f.v v25, v8
-; RV64-NEXT: vmv1r.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv2f16_nxv2i32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,mf2,ta,mu
+; CHECK-NEXT: vfwcvt.rtz.xu.f.v v25, v8
+; CHECK-NEXT: vmv1r.v v8, v25
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 2 x half> %va to <vscale x 2 x i32>
ret <vscale x 2 x i32> %evec
}
define <vscale x 2 x i64> @vfptosi_nxv2f16_nxv2i64(<vscale x 2 x half> %va) {
-; RV32-LABEL: vfptosi_nxv2f16_nxv2i64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,mf2,ta,mu
-; RV32-NEXT: vfwcvt.f.f.v v25, v8
-; RV32-NEXT: vsetvli zero, zero, e32,m1,ta,mu
-; RV32-NEXT: vfwcvt.rtz.x.f.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv2f16_nxv2i64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,mf2,ta,mu
-; RV64-NEXT: vfwcvt.f.f.v v25, v8
-; RV64-NEXT: vsetvli zero, zero, e32,m1,ta,mu
-; RV64-NEXT: vfwcvt.rtz.x.f.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv2f16_nxv2i64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,mf2,ta,mu
+; CHECK-NEXT: vfwcvt.f.f.v v25, v8
+; CHECK-NEXT: vsetvli zero, zero, e32,m1,ta,mu
+; CHECK-NEXT: vfwcvt.rtz.x.f.v v8, v25
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 2 x half> %va to <vscale x 2 x i64>
ret <vscale x 2 x i64> %evec
}
define <vscale x 2 x i64> @vfptoui_nxv2f16_nxv2i64(<vscale x 2 x half> %va) {
-; RV32-LABEL: vfptoui_nxv2f16_nxv2i64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,mf2,ta,mu
-; RV32-NEXT: vfwcvt.f.f.v v25, v8
-; RV32-NEXT: vsetvli zero, zero, e32,m1,ta,mu
-; RV32-NEXT: vfwcvt.rtz.xu.f.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv2f16_nxv2i64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,mf2,ta,mu
-; RV64-NEXT: vfwcvt.f.f.v v25, v8
-; RV64-NEXT: vsetvli zero, zero, e32,m1,ta,mu
-; RV64-NEXT: vfwcvt.rtz.xu.f.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv2f16_nxv2i64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,mf2,ta,mu
+; CHECK-NEXT: vfwcvt.f.f.v v25, v8
+; CHECK-NEXT: vsetvli zero, zero, e32,m1,ta,mu
+; CHECK-NEXT: vfwcvt.rtz.xu.f.v v8, v25
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 2 x half> %va to <vscale x 2 x i64>
ret <vscale x 2 x i64> %evec
}
define <vscale x 4 x i8> @vfptosi_nxv4f16_nxv4i8(<vscale x 4 x half> %va) {
-; RV32-LABEL: vfptosi_nxv4f16_nxv4i8:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e8,mf2,ta,mu
-; RV32-NEXT: vfncvt.rtz.x.f.w v25, v8
-; RV32-NEXT: vmv1r.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv4f16_nxv4i8:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e8,mf2,ta,mu
-; RV64-NEXT: vfncvt.rtz.x.f.w v25, v8
-; RV64-NEXT: vmv1r.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv4f16_nxv4i8:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e8,mf2,ta,mu
+; CHECK-NEXT: vfncvt.rtz.x.f.w v25, v8
+; CHECK-NEXT: vmv1r.v v8, v25
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 4 x half> %va to <vscale x 4 x i8>
ret <vscale x 4 x i8> %evec
}
define <vscale x 4 x i8> @vfptoui_nxv4f16_nxv4i8(<vscale x 4 x half> %va) {
-; RV32-LABEL: vfptoui_nxv4f16_nxv4i8:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e8,mf2,ta,mu
-; RV32-NEXT: vfncvt.rtz.xu.f.w v25, v8
-; RV32-NEXT: vmv1r.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv4f16_nxv4i8:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e8,mf2,ta,mu
-; RV64-NEXT: vfncvt.rtz.xu.f.w v25, v8
-; RV64-NEXT: vmv1r.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv4f16_nxv4i8:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e8,mf2,ta,mu
+; CHECK-NEXT: vfncvt.rtz.xu.f.w v25, v8
+; CHECK-NEXT: vmv1r.v v8, v25
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 4 x half> %va to <vscale x 4 x i8>
ret <vscale x 4 x i8> %evec
}
define <vscale x 4 x i16> @vfptosi_nxv4f16_nxv4i16(<vscale x 4 x half> %va) {
-; RV32-LABEL: vfptosi_nxv4f16_nxv4i16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,m1,ta,mu
-; RV32-NEXT: vfcvt.rtz.x.f.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv4f16_nxv4i16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,m1,ta,mu
-; RV64-NEXT: vfcvt.rtz.x.f.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv4f16_nxv4i16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu
+; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v8
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 4 x half> %va to <vscale x 4 x i16>
ret <vscale x 4 x i16> %evec
}
define <vscale x 4 x i16> @vfptoui_nxv4f16_nxv4i16(<vscale x 4 x half> %va) {
-; RV32-LABEL: vfptoui_nxv4f16_nxv4i16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,m1,ta,mu
-; RV32-NEXT: vfcvt.rtz.xu.f.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv4f16_nxv4i16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,m1,ta,mu
-; RV64-NEXT: vfcvt.rtz.xu.f.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv4f16_nxv4i16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu
+; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v8
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 4 x half> %va to <vscale x 4 x i16>
ret <vscale x 4 x i16> %evec
}
define <vscale x 4 x i32> @vfptosi_nxv4f16_nxv4i32(<vscale x 4 x half> %va) {
-; RV32-LABEL: vfptosi_nxv4f16_nxv4i32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,m1,ta,mu
-; RV32-NEXT: vfwcvt.rtz.x.f.v v26, v8
-; RV32-NEXT: vmv2r.v v8, v26
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv4f16_nxv4i32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,m1,ta,mu
-; RV64-NEXT: vfwcvt.rtz.x.f.v v26, v8
-; RV64-NEXT: vmv2r.v v8, v26
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv4f16_nxv4i32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu
+; CHECK-NEXT: vfwcvt.rtz.x.f.v v26, v8
+; CHECK-NEXT: vmv2r.v v8, v26
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 4 x half> %va to <vscale x 4 x i32>
ret <vscale x 4 x i32> %evec
}
define <vscale x 4 x i32> @vfptoui_nxv4f16_nxv4i32(<vscale x 4 x half> %va) {
-; RV32-LABEL: vfptoui_nxv4f16_nxv4i32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,m1,ta,mu
-; RV32-NEXT: vfwcvt.rtz.xu.f.v v26, v8
-; RV32-NEXT: vmv2r.v v8, v26
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv4f16_nxv4i32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,m1,ta,mu
-; RV64-NEXT: vfwcvt.rtz.xu.f.v v26, v8
-; RV64-NEXT: vmv2r.v v8, v26
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv4f16_nxv4i32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu
+; CHECK-NEXT: vfwcvt.rtz.xu.f.v v26, v8
+; CHECK-NEXT: vmv2r.v v8, v26
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 4 x half> %va to <vscale x 4 x i32>
ret <vscale x 4 x i32> %evec
}
define <vscale x 4 x i64> @vfptosi_nxv4f16_nxv4i64(<vscale x 4 x half> %va) {
-; RV32-LABEL: vfptosi_nxv4f16_nxv4i64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,m1,ta,mu
-; RV32-NEXT: vfwcvt.f.f.v v26, v8
-; RV32-NEXT: vsetvli zero, zero, e32,m2,ta,mu
-; RV32-NEXT: vfwcvt.rtz.x.f.v v8, v26
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv4f16_nxv4i64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,m1,ta,mu
-; RV64-NEXT: vfwcvt.f.f.v v26, v8
-; RV64-NEXT: vsetvli zero, zero, e32,m2,ta,mu
-; RV64-NEXT: vfwcvt.rtz.x.f.v v8, v26
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv4f16_nxv4i64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu
+; CHECK-NEXT: vfwcvt.f.f.v v26, v8
+; CHECK-NEXT: vsetvli zero, zero, e32,m2,ta,mu
+; CHECK-NEXT: vfwcvt.rtz.x.f.v v8, v26
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 4 x half> %va to <vscale x 4 x i64>
ret <vscale x 4 x i64> %evec
}
define <vscale x 4 x i64> @vfptoui_nxv4f16_nxv4i64(<vscale x 4 x half> %va) {
-; RV32-LABEL: vfptoui_nxv4f16_nxv4i64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,m1,ta,mu
-; RV32-NEXT: vfwcvt.f.f.v v26, v8
-; RV32-NEXT: vsetvli zero, zero, e32,m2,ta,mu
-; RV32-NEXT: vfwcvt.rtz.xu.f.v v8, v26
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv4f16_nxv4i64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,m1,ta,mu
-; RV64-NEXT: vfwcvt.f.f.v v26, v8
-; RV64-NEXT: vsetvli zero, zero, e32,m2,ta,mu
-; RV64-NEXT: vfwcvt.rtz.xu.f.v v8, v26
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv4f16_nxv4i64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu
+; CHECK-NEXT: vfwcvt.f.f.v v26, v8
+; CHECK-NEXT: vsetvli zero, zero, e32,m2,ta,mu
+; CHECK-NEXT: vfwcvt.rtz.xu.f.v v8, v26
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 4 x half> %va to <vscale x 4 x i64>
ret <vscale x 4 x i64> %evec
}
define <vscale x 8 x i8> @vfptosi_nxv8f16_nxv8i8(<vscale x 8 x half> %va) {
-; RV32-LABEL: vfptosi_nxv8f16_nxv8i8:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e8,m1,ta,mu
-; RV32-NEXT: vfncvt.rtz.x.f.w v25, v8
-; RV32-NEXT: vmv1r.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv8f16_nxv8i8:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e8,m1,ta,mu
-; RV64-NEXT: vfncvt.rtz.x.f.w v25, v8
-; RV64-NEXT: vmv1r.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv8f16_nxv8i8:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu
+; CHECK-NEXT: vfncvt.rtz.x.f.w v25, v8
+; CHECK-NEXT: vmv1r.v v8, v25
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 8 x half> %va to <vscale x 8 x i8>
ret <vscale x 8 x i8> %evec
}
define <vscale x 8 x i8> @vfptoui_nxv8f16_nxv8i8(<vscale x 8 x half> %va) {
-; RV32-LABEL: vfptoui_nxv8f16_nxv8i8:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e8,m1,ta,mu
-; RV32-NEXT: vfncvt.rtz.xu.f.w v25, v8
-; RV32-NEXT: vmv1r.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv8f16_nxv8i8:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e8,m1,ta,mu
-; RV64-NEXT: vfncvt.rtz.xu.f.w v25, v8
-; RV64-NEXT: vmv1r.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv8f16_nxv8i8:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu
+; CHECK-NEXT: vfncvt.rtz.xu.f.w v25, v8
+; CHECK-NEXT: vmv1r.v v8, v25
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 8 x half> %va to <vscale x 8 x i8>
ret <vscale x 8 x i8> %evec
}
define <vscale x 8 x i16> @vfptosi_nxv8f16_nxv8i16(<vscale x 8 x half> %va) {
-; RV32-LABEL: vfptosi_nxv8f16_nxv8i16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,m2,ta,mu
-; RV32-NEXT: vfcvt.rtz.x.f.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv8f16_nxv8i16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,m2,ta,mu
-; RV64-NEXT: vfcvt.rtz.x.f.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv8f16_nxv8i16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,m2,ta,mu
+; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v8
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 8 x half> %va to <vscale x 8 x i16>
ret <vscale x 8 x i16> %evec
}
define <vscale x 8 x i16> @vfptoui_nxv8f16_nxv8i16(<vscale x 8 x half> %va) {
-; RV32-LABEL: vfptoui_nxv8f16_nxv8i16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,m2,ta,mu
-; RV32-NEXT: vfcvt.rtz.xu.f.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv8f16_nxv8i16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,m2,ta,mu
-; RV64-NEXT: vfcvt.rtz.xu.f.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv8f16_nxv8i16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,m2,ta,mu
+; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v8
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 8 x half> %va to <vscale x 8 x i16>
ret <vscale x 8 x i16> %evec
}
define <vscale x 8 x i32> @vfptosi_nxv8f16_nxv8i32(<vscale x 8 x half> %va) {
-; RV32-LABEL: vfptosi_nxv8f16_nxv8i32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,m2,ta,mu
-; RV32-NEXT: vfwcvt.rtz.x.f.v v28, v8
-; RV32-NEXT: vmv4r.v v8, v28
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv8f16_nxv8i32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,m2,ta,mu
-; RV64-NEXT: vfwcvt.rtz.x.f.v v28, v8
-; RV64-NEXT: vmv4r.v v8, v28
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv8f16_nxv8i32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,m2,ta,mu
+; CHECK-NEXT: vfwcvt.rtz.x.f.v v28, v8
+; CHECK-NEXT: vmv4r.v v8, v28
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 8 x half> %va to <vscale x 8 x i32>
ret <vscale x 8 x i32> %evec
}
define <vscale x 8 x i32> @vfptoui_nxv8f16_nxv8i32(<vscale x 8 x half> %va) {
-; RV32-LABEL: vfptoui_nxv8f16_nxv8i32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,m2,ta,mu
-; RV32-NEXT: vfwcvt.rtz.xu.f.v v28, v8
-; RV32-NEXT: vmv4r.v v8, v28
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv8f16_nxv8i32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,m2,ta,mu
-; RV64-NEXT: vfwcvt.rtz.xu.f.v v28, v8
-; RV64-NEXT: vmv4r.v v8, v28
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv8f16_nxv8i32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,m2,ta,mu
+; CHECK-NEXT: vfwcvt.rtz.xu.f.v v28, v8
+; CHECK-NEXT: vmv4r.v v8, v28
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 8 x half> %va to <vscale x 8 x i32>
ret <vscale x 8 x i32> %evec
}
define <vscale x 8 x i64> @vfptosi_nxv8f16_nxv8i64(<vscale x 8 x half> %va) {
-; RV32-LABEL: vfptosi_nxv8f16_nxv8i64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,m2,ta,mu
-; RV32-NEXT: vfwcvt.f.f.v v28, v8
-; RV32-NEXT: vsetvli zero, zero, e32,m4,ta,mu
-; RV32-NEXT: vfwcvt.rtz.x.f.v v8, v28
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv8f16_nxv8i64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,m2,ta,mu
-; RV64-NEXT: vfwcvt.f.f.v v28, v8
-; RV64-NEXT: vsetvli zero, zero, e32,m4,ta,mu
-; RV64-NEXT: vfwcvt.rtz.x.f.v v8, v28
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv8f16_nxv8i64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,m2,ta,mu
+; CHECK-NEXT: vfwcvt.f.f.v v28, v8
+; CHECK-NEXT: vsetvli zero, zero, e32,m4,ta,mu
+; CHECK-NEXT: vfwcvt.rtz.x.f.v v8, v28
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 8 x half> %va to <vscale x 8 x i64>
ret <vscale x 8 x i64> %evec
}
define <vscale x 8 x i64> @vfptoui_nxv8f16_nxv8i64(<vscale x 8 x half> %va) {
-; RV32-LABEL: vfptoui_nxv8f16_nxv8i64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,m2,ta,mu
-; RV32-NEXT: vfwcvt.f.f.v v28, v8
-; RV32-NEXT: vsetvli zero, zero, e32,m4,ta,mu
-; RV32-NEXT: vfwcvt.rtz.xu.f.v v8, v28
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv8f16_nxv8i64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,m2,ta,mu
-; RV64-NEXT: vfwcvt.f.f.v v28, v8
-; RV64-NEXT: vsetvli zero, zero, e32,m4,ta,mu
-; RV64-NEXT: vfwcvt.rtz.xu.f.v v8, v28
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv8f16_nxv8i64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,m2,ta,mu
+; CHECK-NEXT: vfwcvt.f.f.v v28, v8
+; CHECK-NEXT: vsetvli zero, zero, e32,m4,ta,mu
+; CHECK-NEXT: vfwcvt.rtz.xu.f.v v8, v28
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 8 x half> %va to <vscale x 8 x i64>
ret <vscale x 8 x i64> %evec
}
define <vscale x 16 x i8> @vfptosi_nxv16f16_nxv16i8(<vscale x 16 x half> %va) {
-; RV32-LABEL: vfptosi_nxv16f16_nxv16i8:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e8,m2,ta,mu
-; RV32-NEXT: vfncvt.rtz.x.f.w v26, v8
-; RV32-NEXT: vmv2r.v v8, v26
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv16f16_nxv16i8:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e8,m2,ta,mu
-; RV64-NEXT: vfncvt.rtz.x.f.w v26, v8
-; RV64-NEXT: vmv2r.v v8, v26
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv16f16_nxv16i8:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e8,m2,ta,mu
+; CHECK-NEXT: vfncvt.rtz.x.f.w v26, v8
+; CHECK-NEXT: vmv2r.v v8, v26
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 16 x half> %va to <vscale x 16 x i8>
ret <vscale x 16 x i8> %evec
}
define <vscale x 16 x i8> @vfptoui_nxv16f16_nxv16i8(<vscale x 16 x half> %va) {
-; RV32-LABEL: vfptoui_nxv16f16_nxv16i8:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e8,m2,ta,mu
-; RV32-NEXT: vfncvt.rtz.xu.f.w v26, v8
-; RV32-NEXT: vmv2r.v v8, v26
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv16f16_nxv16i8:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e8,m2,ta,mu
-; RV64-NEXT: vfncvt.rtz.xu.f.w v26, v8
-; RV64-NEXT: vmv2r.v v8, v26
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv16f16_nxv16i8:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e8,m2,ta,mu
+; CHECK-NEXT: vfncvt.rtz.xu.f.w v26, v8
+; CHECK-NEXT: vmv2r.v v8, v26
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 16 x half> %va to <vscale x 16 x i8>
ret <vscale x 16 x i8> %evec
}
define <vscale x 16 x i16> @vfptosi_nxv16f16_nxv16i16(<vscale x 16 x half> %va) {
-; RV32-LABEL: vfptosi_nxv16f16_nxv16i16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,m4,ta,mu
-; RV32-NEXT: vfcvt.rtz.x.f.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv16f16_nxv16i16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,m4,ta,mu
-; RV64-NEXT: vfcvt.rtz.x.f.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv16f16_nxv16i16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,m4,ta,mu
+; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v8
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 16 x half> %va to <vscale x 16 x i16>
ret <vscale x 16 x i16> %evec
}
define <vscale x 16 x i16> @vfptoui_nxv16f16_nxv16i16(<vscale x 16 x half> %va) {
-; RV32-LABEL: vfptoui_nxv16f16_nxv16i16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,m4,ta,mu
-; RV32-NEXT: vfcvt.rtz.xu.f.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv16f16_nxv16i16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,m4,ta,mu
-; RV64-NEXT: vfcvt.rtz.xu.f.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv16f16_nxv16i16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,m4,ta,mu
+; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v8
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 16 x half> %va to <vscale x 16 x i16>
ret <vscale x 16 x i16> %evec
}
define <vscale x 16 x i32> @vfptosi_nxv16f16_nxv16i32(<vscale x 16 x half> %va) {
-; RV32-LABEL: vfptosi_nxv16f16_nxv16i32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,m4,ta,mu
-; RV32-NEXT: vfwcvt.rtz.x.f.v v16, v8
-; RV32-NEXT: vmv8r.v v8, v16
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv16f16_nxv16i32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,m4,ta,mu
-; RV64-NEXT: vfwcvt.rtz.x.f.v v16, v8
-; RV64-NEXT: vmv8r.v v8, v16
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv16f16_nxv16i32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,m4,ta,mu
+; CHECK-NEXT: vfwcvt.rtz.x.f.v v16, v8
+; CHECK-NEXT: vmv8r.v v8, v16
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 16 x half> %va to <vscale x 16 x i32>
ret <vscale x 16 x i32> %evec
}
define <vscale x 16 x i32> @vfptoui_nxv16f16_nxv16i32(<vscale x 16 x half> %va) {
-; RV32-LABEL: vfptoui_nxv16f16_nxv16i32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,m4,ta,mu
-; RV32-NEXT: vfwcvt.rtz.xu.f.v v16, v8
-; RV32-NEXT: vmv8r.v v8, v16
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv16f16_nxv16i32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,m4,ta,mu
-; RV64-NEXT: vfwcvt.rtz.xu.f.v v16, v8
-; RV64-NEXT: vmv8r.v v8, v16
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv16f16_nxv16i32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,m4,ta,mu
+; CHECK-NEXT: vfwcvt.rtz.xu.f.v v16, v8
+; CHECK-NEXT: vmv8r.v v8, v16
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 16 x half> %va to <vscale x 16 x i32>
ret <vscale x 16 x i32> %evec
}
define <vscale x 32 x i8> @vfptosi_nxv32f16_nxv32i8(<vscale x 32 x half> %va) {
-; RV32-LABEL: vfptosi_nxv32f16_nxv32i8:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e8,m4,ta,mu
-; RV32-NEXT: vfncvt.rtz.x.f.w v28, v8
-; RV32-NEXT: vmv4r.v v8, v28
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv32f16_nxv32i8:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e8,m4,ta,mu
-; RV64-NEXT: vfncvt.rtz.x.f.w v28, v8
-; RV64-NEXT: vmv4r.v v8, v28
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv32f16_nxv32i8:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e8,m4,ta,mu
+; CHECK-NEXT: vfncvt.rtz.x.f.w v28, v8
+; CHECK-NEXT: vmv4r.v v8, v28
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 32 x half> %va to <vscale x 32 x i8>
ret <vscale x 32 x i8> %evec
}
define <vscale x 32 x i8> @vfptoui_nxv32f16_nxv32i8(<vscale x 32 x half> %va) {
-; RV32-LABEL: vfptoui_nxv32f16_nxv32i8:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e8,m4,ta,mu
-; RV32-NEXT: vfncvt.rtz.xu.f.w v28, v8
-; RV32-NEXT: vmv4r.v v8, v28
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv32f16_nxv32i8:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e8,m4,ta,mu
-; RV64-NEXT: vfncvt.rtz.xu.f.w v28, v8
-; RV64-NEXT: vmv4r.v v8, v28
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv32f16_nxv32i8:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e8,m4,ta,mu
+; CHECK-NEXT: vfncvt.rtz.xu.f.w v28, v8
+; CHECK-NEXT: vmv4r.v v8, v28
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 32 x half> %va to <vscale x 32 x i8>
ret <vscale x 32 x i8> %evec
}
define <vscale x 32 x i16> @vfptosi_nxv32f16_nxv32i16(<vscale x 32 x half> %va) {
-; RV32-LABEL: vfptosi_nxv32f16_nxv32i16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,m8,ta,mu
-; RV32-NEXT: vfcvt.rtz.x.f.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv32f16_nxv32i16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,m8,ta,mu
-; RV64-NEXT: vfcvt.rtz.x.f.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv32f16_nxv32i16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,m8,ta,mu
+; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v8
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 32 x half> %va to <vscale x 32 x i16>
ret <vscale x 32 x i16> %evec
}
define <vscale x 32 x i16> @vfptoui_nxv32f16_nxv32i16(<vscale x 32 x half> %va) {
-; RV32-LABEL: vfptoui_nxv32f16_nxv32i16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,m8,ta,mu
-; RV32-NEXT: vfcvt.rtz.xu.f.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv32f16_nxv32i16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,m8,ta,mu
-; RV64-NEXT: vfcvt.rtz.xu.f.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv32f16_nxv32i16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,m8,ta,mu
+; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v8
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 32 x half> %va to <vscale x 32 x i16>
ret <vscale x 32 x i16> %evec
}
define <vscale x 1 x i8> @vfptosi_nxv1f32_nxv1i8(<vscale x 1 x float> %va) {
-; RV32-LABEL: vfptosi_nxv1f32_nxv1i8:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,mf4,ta,mu
-; RV32-NEXT: vfncvt.rtz.x.f.w v25, v8
-; RV32-NEXT: vsetvli zero, zero, e8,mf8,ta,mu
-; RV32-NEXT: vnsrl.wi v8, v25, 0
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv1f32_nxv1i8:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,mf4,ta,mu
-; RV64-NEXT: vfncvt.rtz.x.f.w v25, v8
-; RV64-NEXT: vsetvli zero, zero, e8,mf8,ta,mu
-; RV64-NEXT: vnsrl.wi v8, v25, 0
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv1f32_nxv1i8:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,mf4,ta,mu
+; CHECK-NEXT: vfncvt.rtz.x.f.w v25, v8
+; CHECK-NEXT: vsetvli zero, zero, e8,mf8,ta,mu
+; CHECK-NEXT: vnsrl.wi v8, v25, 0
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 1 x float> %va to <vscale x 1 x i8>
ret <vscale x 1 x i8> %evec
}
define <vscale x 1 x i8> @vfptoui_nxv1f32_nxv1i8(<vscale x 1 x float> %va) {
-; RV32-LABEL: vfptoui_nxv1f32_nxv1i8:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,mf4,ta,mu
-; RV32-NEXT: vfncvt.rtz.xu.f.w v25, v8
-; RV32-NEXT: vsetvli zero, zero, e8,mf8,ta,mu
-; RV32-NEXT: vnsrl.wi v8, v25, 0
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv1f32_nxv1i8:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,mf4,ta,mu
-; RV64-NEXT: vfncvt.rtz.xu.f.w v25, v8
-; RV64-NEXT: vsetvli zero, zero, e8,mf8,ta,mu
-; RV64-NEXT: vnsrl.wi v8, v25, 0
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv1f32_nxv1i8:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,mf4,ta,mu
+; CHECK-NEXT: vfncvt.rtz.xu.f.w v25, v8
+; CHECK-NEXT: vsetvli zero, zero, e8,mf8,ta,mu
+; CHECK-NEXT: vnsrl.wi v8, v25, 0
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 1 x float> %va to <vscale x 1 x i8>
ret <vscale x 1 x i8> %evec
}
define <vscale x 1 x i16> @vfptosi_nxv1f32_nxv1i16(<vscale x 1 x float> %va) {
-; RV32-LABEL: vfptosi_nxv1f32_nxv1i16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,mf4,ta,mu
-; RV32-NEXT: vfncvt.rtz.x.f.w v25, v8
-; RV32-NEXT: vmv1r.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv1f32_nxv1i16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,mf4,ta,mu
-; RV64-NEXT: vfncvt.rtz.x.f.w v25, v8
-; RV64-NEXT: vmv1r.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv1f32_nxv1i16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,mf4,ta,mu
+; CHECK-NEXT: vfncvt.rtz.x.f.w v25, v8
+; CHECK-NEXT: vmv1r.v v8, v25
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 1 x float> %va to <vscale x 1 x i16>
ret <vscale x 1 x i16> %evec
}
define <vscale x 1 x i16> @vfptoui_nxv1f32_nxv1i16(<vscale x 1 x float> %va) {
-; RV32-LABEL: vfptoui_nxv1f32_nxv1i16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,mf4,ta,mu
-; RV32-NEXT: vfncvt.rtz.xu.f.w v25, v8
-; RV32-NEXT: vmv1r.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv1f32_nxv1i16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,mf4,ta,mu
-; RV64-NEXT: vfncvt.rtz.xu.f.w v25, v8
-; RV64-NEXT: vmv1r.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv1f32_nxv1i16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,mf4,ta,mu
+; CHECK-NEXT: vfncvt.rtz.xu.f.w v25, v8
+; CHECK-NEXT: vmv1r.v v8, v25
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 1 x float> %va to <vscale x 1 x i16>
ret <vscale x 1 x i16> %evec
}
define <vscale x 1 x i32> @vfptosi_nxv1f32_nxv1i32(<vscale x 1 x float> %va) {
-; RV32-LABEL: vfptosi_nxv1f32_nxv1i32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
-; RV32-NEXT: vfcvt.rtz.x.f.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv1f32_nxv1i32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
-; RV64-NEXT: vfcvt.rtz.x.f.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv1f32_nxv1i32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
+; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v8
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 1 x float> %va to <vscale x 1 x i32>
ret <vscale x 1 x i32> %evec
}
define <vscale x 1 x i32> @vfptoui_nxv1f32_nxv1i32(<vscale x 1 x float> %va) {
-; RV32-LABEL: vfptoui_nxv1f32_nxv1i32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
-; RV32-NEXT: vfcvt.rtz.xu.f.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv1f32_nxv1i32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
-; RV64-NEXT: vfcvt.rtz.xu.f.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv1f32_nxv1i32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
+; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v8
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 1 x float> %va to <vscale x 1 x i32>
ret <vscale x 1 x i32> %evec
}
define <vscale x 1 x i64> @vfptosi_nxv1f32_nxv1i64(<vscale x 1 x float> %va) {
-; RV32-LABEL: vfptosi_nxv1f32_nxv1i64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
-; RV32-NEXT: vfwcvt.rtz.x.f.v v25, v8
-; RV32-NEXT: vmv1r.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv1f32_nxv1i64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
-; RV64-NEXT: vfwcvt.rtz.x.f.v v25, v8
-; RV64-NEXT: vmv1r.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv1f32_nxv1i64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
+; CHECK-NEXT: vfwcvt.rtz.x.f.v v25, v8
+; CHECK-NEXT: vmv1r.v v8, v25
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 1 x float> %va to <vscale x 1 x i64>
ret <vscale x 1 x i64> %evec
}
define <vscale x 1 x i64> @vfptoui_nxv1f32_nxv1i64(<vscale x 1 x float> %va) {
-; RV32-LABEL: vfptoui_nxv1f32_nxv1i64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
-; RV32-NEXT: vfwcvt.rtz.xu.f.v v25, v8
-; RV32-NEXT: vmv1r.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv1f32_nxv1i64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
-; RV64-NEXT: vfwcvt.rtz.xu.f.v v25, v8
-; RV64-NEXT: vmv1r.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv1f32_nxv1i64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
+; CHECK-NEXT: vfwcvt.rtz.xu.f.v v25, v8
+; CHECK-NEXT: vmv1r.v v8, v25
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 1 x float> %va to <vscale x 1 x i64>
ret <vscale x 1 x i64> %evec
}
define <vscale x 2 x i8> @vfptosi_nxv2f32_nxv2i8(<vscale x 2 x float> %va) {
-; RV32-LABEL: vfptosi_nxv2f32_nxv2i8:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,mf2,ta,mu
-; RV32-NEXT: vfncvt.rtz.x.f.w v25, v8
-; RV32-NEXT: vsetvli zero, zero, e8,mf4,ta,mu
-; RV32-NEXT: vnsrl.wi v8, v25, 0
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv2f32_nxv2i8:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,mf2,ta,mu
-; RV64-NEXT: vfncvt.rtz.x.f.w v25, v8
-; RV64-NEXT: vsetvli zero, zero, e8,mf4,ta,mu
-; RV64-NEXT: vnsrl.wi v8, v25, 0
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv2f32_nxv2i8:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,mf2,ta,mu
+; CHECK-NEXT: vfncvt.rtz.x.f.w v25, v8
+; CHECK-NEXT: vsetvli zero, zero, e8,mf4,ta,mu
+; CHECK-NEXT: vnsrl.wi v8, v25, 0
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 2 x float> %va to <vscale x 2 x i8>
ret <vscale x 2 x i8> %evec
}
define <vscale x 2 x i8> @vfptoui_nxv2f32_nxv2i8(<vscale x 2 x float> %va) {
-; RV32-LABEL: vfptoui_nxv2f32_nxv2i8:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,mf2,ta,mu
-; RV32-NEXT: vfncvt.rtz.xu.f.w v25, v8
-; RV32-NEXT: vsetvli zero, zero, e8,mf4,ta,mu
-; RV32-NEXT: vnsrl.wi v8, v25, 0
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv2f32_nxv2i8:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,mf2,ta,mu
-; RV64-NEXT: vfncvt.rtz.xu.f.w v25, v8
-; RV64-NEXT: vsetvli zero, zero, e8,mf4,ta,mu
-; RV64-NEXT: vnsrl.wi v8, v25, 0
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv2f32_nxv2i8:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,mf2,ta,mu
+; CHECK-NEXT: vfncvt.rtz.xu.f.w v25, v8
+; CHECK-NEXT: vsetvli zero, zero, e8,mf4,ta,mu
+; CHECK-NEXT: vnsrl.wi v8, v25, 0
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 2 x float> %va to <vscale x 2 x i8>
ret <vscale x 2 x i8> %evec
}
define <vscale x 2 x i16> @vfptosi_nxv2f32_nxv2i16(<vscale x 2 x float> %va) {
-; RV32-LABEL: vfptosi_nxv2f32_nxv2i16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,mf2,ta,mu
-; RV32-NEXT: vfncvt.rtz.x.f.w v25, v8
-; RV32-NEXT: vmv1r.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv2f32_nxv2i16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,mf2,ta,mu
-; RV64-NEXT: vfncvt.rtz.x.f.w v25, v8
-; RV64-NEXT: vmv1r.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv2f32_nxv2i16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,mf2,ta,mu
+; CHECK-NEXT: vfncvt.rtz.x.f.w v25, v8
+; CHECK-NEXT: vmv1r.v v8, v25
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 2 x float> %va to <vscale x 2 x i16>
ret <vscale x 2 x i16> %evec
}
define <vscale x 2 x i16> @vfptoui_nxv2f32_nxv2i16(<vscale x 2 x float> %va) {
-; RV32-LABEL: vfptoui_nxv2f32_nxv2i16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,mf2,ta,mu
-; RV32-NEXT: vfncvt.rtz.xu.f.w v25, v8
-; RV32-NEXT: vmv1r.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv2f32_nxv2i16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,mf2,ta,mu
-; RV64-NEXT: vfncvt.rtz.xu.f.w v25, v8
-; RV64-NEXT: vmv1r.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv2f32_nxv2i16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,mf2,ta,mu
+; CHECK-NEXT: vfncvt.rtz.xu.f.w v25, v8
+; CHECK-NEXT: vmv1r.v v8, v25
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 2 x float> %va to <vscale x 2 x i16>
ret <vscale x 2 x i16> %evec
}
define <vscale x 2 x i32> @vfptosi_nxv2f32_nxv2i32(<vscale x 2 x float> %va) {
-; RV32-LABEL: vfptosi_nxv2f32_nxv2i32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m1,ta,mu
-; RV32-NEXT: vfcvt.rtz.x.f.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv2f32_nxv2i32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m1,ta,mu
-; RV64-NEXT: vfcvt.rtz.x.f.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv2f32_nxv2i32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu
+; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v8
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 2 x float> %va to <vscale x 2 x i32>
ret <vscale x 2 x i32> %evec
}
define <vscale x 2 x i32> @vfptoui_nxv2f32_nxv2i32(<vscale x 2 x float> %va) {
-; RV32-LABEL: vfptoui_nxv2f32_nxv2i32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m1,ta,mu
-; RV32-NEXT: vfcvt.rtz.xu.f.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv2f32_nxv2i32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m1,ta,mu
-; RV64-NEXT: vfcvt.rtz.xu.f.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv2f32_nxv2i32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu
+; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v8
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 2 x float> %va to <vscale x 2 x i32>
ret <vscale x 2 x i32> %evec
}
define <vscale x 2 x i64> @vfptosi_nxv2f32_nxv2i64(<vscale x 2 x float> %va) {
-; RV32-LABEL: vfptosi_nxv2f32_nxv2i64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m1,ta,mu
-; RV32-NEXT: vfwcvt.rtz.x.f.v v26, v8
-; RV32-NEXT: vmv2r.v v8, v26
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv2f32_nxv2i64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m1,ta,mu
-; RV64-NEXT: vfwcvt.rtz.x.f.v v26, v8
-; RV64-NEXT: vmv2r.v v8, v26
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv2f32_nxv2i64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu
+; CHECK-NEXT: vfwcvt.rtz.x.f.v v26, v8
+; CHECK-NEXT: vmv2r.v v8, v26
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 2 x float> %va to <vscale x 2 x i64>
ret <vscale x 2 x i64> %evec
}
define <vscale x 2 x i64> @vfptoui_nxv2f32_nxv2i64(<vscale x 2 x float> %va) {
-; RV32-LABEL: vfptoui_nxv2f32_nxv2i64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m1,ta,mu
-; RV32-NEXT: vfwcvt.rtz.xu.f.v v26, v8
-; RV32-NEXT: vmv2r.v v8, v26
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv2f32_nxv2i64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m1,ta,mu
-; RV64-NEXT: vfwcvt.rtz.xu.f.v v26, v8
-; RV64-NEXT: vmv2r.v v8, v26
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv2f32_nxv2i64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu
+; CHECK-NEXT: vfwcvt.rtz.xu.f.v v26, v8
+; CHECK-NEXT: vmv2r.v v8, v26
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 2 x float> %va to <vscale x 2 x i64>
ret <vscale x 2 x i64> %evec
}
define <vscale x 4 x i8> @vfptosi_nxv4f32_nxv4i8(<vscale x 4 x float> %va) {
-; RV32-LABEL: vfptosi_nxv4f32_nxv4i8:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,m1,ta,mu
-; RV32-NEXT: vfncvt.rtz.x.f.w v25, v8
-; RV32-NEXT: vsetvli zero, zero, e8,mf2,ta,mu
-; RV32-NEXT: vnsrl.wi v8, v25, 0
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv4f32_nxv4i8:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,m1,ta,mu
-; RV64-NEXT: vfncvt.rtz.x.f.w v25, v8
-; RV64-NEXT: vsetvli zero, zero, e8,mf2,ta,mu
-; RV64-NEXT: vnsrl.wi v8, v25, 0
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv4f32_nxv4i8:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu
+; CHECK-NEXT: vfncvt.rtz.x.f.w v25, v8
+; CHECK-NEXT: vsetvli zero, zero, e8,mf2,ta,mu
+; CHECK-NEXT: vnsrl.wi v8, v25, 0
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 4 x float> %va to <vscale x 4 x i8>
ret <vscale x 4 x i8> %evec
}
define <vscale x 4 x i8> @vfptoui_nxv4f32_nxv4i8(<vscale x 4 x float> %va) {
-; RV32-LABEL: vfptoui_nxv4f32_nxv4i8:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,m1,ta,mu
-; RV32-NEXT: vfncvt.rtz.xu.f.w v25, v8
-; RV32-NEXT: vsetvli zero, zero, e8,mf2,ta,mu
-; RV32-NEXT: vnsrl.wi v8, v25, 0
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv4f32_nxv4i8:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,m1,ta,mu
-; RV64-NEXT: vfncvt.rtz.xu.f.w v25, v8
-; RV64-NEXT: vsetvli zero, zero, e8,mf2,ta,mu
-; RV64-NEXT: vnsrl.wi v8, v25, 0
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv4f32_nxv4i8:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu
+; CHECK-NEXT: vfncvt.rtz.xu.f.w v25, v8
+; CHECK-NEXT: vsetvli zero, zero, e8,mf2,ta,mu
+; CHECK-NEXT: vnsrl.wi v8, v25, 0
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 4 x float> %va to <vscale x 4 x i8>
ret <vscale x 4 x i8> %evec
}
define <vscale x 4 x i16> @vfptosi_nxv4f32_nxv4i16(<vscale x 4 x float> %va) {
-; RV32-LABEL: vfptosi_nxv4f32_nxv4i16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,m1,ta,mu
-; RV32-NEXT: vfncvt.rtz.x.f.w v25, v8
-; RV32-NEXT: vmv1r.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv4f32_nxv4i16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,m1,ta,mu
-; RV64-NEXT: vfncvt.rtz.x.f.w v25, v8
-; RV64-NEXT: vmv1r.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv4f32_nxv4i16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu
+; CHECK-NEXT: vfncvt.rtz.x.f.w v25, v8
+; CHECK-NEXT: vmv1r.v v8, v25
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 4 x float> %va to <vscale x 4 x i16>
ret <vscale x 4 x i16> %evec
}
define <vscale x 4 x i16> @vfptoui_nxv4f32_nxv4i16(<vscale x 4 x float> %va) {
-; RV32-LABEL: vfptoui_nxv4f32_nxv4i16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,m1,ta,mu
-; RV32-NEXT: vfncvt.rtz.xu.f.w v25, v8
-; RV32-NEXT: vmv1r.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv4f32_nxv4i16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,m1,ta,mu
-; RV64-NEXT: vfncvt.rtz.xu.f.w v25, v8
-; RV64-NEXT: vmv1r.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv4f32_nxv4i16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu
+; CHECK-NEXT: vfncvt.rtz.xu.f.w v25, v8
+; CHECK-NEXT: vmv1r.v v8, v25
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 4 x float> %va to <vscale x 4 x i16>
ret <vscale x 4 x i16> %evec
}
define <vscale x 4 x i32> @vfptosi_nxv4f32_nxv4i32(<vscale x 4 x float> %va) {
-; RV32-LABEL: vfptosi_nxv4f32_nxv4i32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m2,ta,mu
-; RV32-NEXT: vfcvt.rtz.x.f.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv4f32_nxv4i32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m2,ta,mu
-; RV64-NEXT: vfcvt.rtz.x.f.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv4f32_nxv4i32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m2,ta,mu
+; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v8
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 4 x float> %va to <vscale x 4 x i32>
ret <vscale x 4 x i32> %evec
}
define <vscale x 4 x i32> @vfptoui_nxv4f32_nxv4i32(<vscale x 4 x float> %va) {
-; RV32-LABEL: vfptoui_nxv4f32_nxv4i32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m2,ta,mu
-; RV32-NEXT: vfcvt.rtz.xu.f.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv4f32_nxv4i32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m2,ta,mu
-; RV64-NEXT: vfcvt.rtz.xu.f.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv4f32_nxv4i32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m2,ta,mu
+; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v8
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 4 x float> %va to <vscale x 4 x i32>
ret <vscale x 4 x i32> %evec
}
define <vscale x 4 x i64> @vfptosi_nxv4f32_nxv4i64(<vscale x 4 x float> %va) {
-; RV32-LABEL: vfptosi_nxv4f32_nxv4i64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m2,ta,mu
-; RV32-NEXT: vfwcvt.rtz.x.f.v v28, v8
-; RV32-NEXT: vmv4r.v v8, v28
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv4f32_nxv4i64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m2,ta,mu
-; RV64-NEXT: vfwcvt.rtz.x.f.v v28, v8
-; RV64-NEXT: vmv4r.v v8, v28
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv4f32_nxv4i64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m2,ta,mu
+; CHECK-NEXT: vfwcvt.rtz.x.f.v v28, v8
+; CHECK-NEXT: vmv4r.v v8, v28
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 4 x float> %va to <vscale x 4 x i64>
ret <vscale x 4 x i64> %evec
}
define <vscale x 4 x i64> @vfptoui_nxv4f32_nxv4i64(<vscale x 4 x float> %va) {
-; RV32-LABEL: vfptoui_nxv4f32_nxv4i64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m2,ta,mu
-; RV32-NEXT: vfwcvt.rtz.xu.f.v v28, v8
-; RV32-NEXT: vmv4r.v v8, v28
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv4f32_nxv4i64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m2,ta,mu
-; RV64-NEXT: vfwcvt.rtz.xu.f.v v28, v8
-; RV64-NEXT: vmv4r.v v8, v28
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv4f32_nxv4i64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m2,ta,mu
+; CHECK-NEXT: vfwcvt.rtz.xu.f.v v28, v8
+; CHECK-NEXT: vmv4r.v v8, v28
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 4 x float> %va to <vscale x 4 x i64>
ret <vscale x 4 x i64> %evec
}
define <vscale x 8 x i8> @vfptosi_nxv8f32_nxv8i8(<vscale x 8 x float> %va) {
-; RV32-LABEL: vfptosi_nxv8f32_nxv8i8:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,m2,ta,mu
-; RV32-NEXT: vfncvt.rtz.x.f.w v26, v8
-; RV32-NEXT: vsetvli zero, zero, e8,m1,ta,mu
-; RV32-NEXT: vnsrl.wi v8, v26, 0
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv8f32_nxv8i8:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,m2,ta,mu
-; RV64-NEXT: vfncvt.rtz.x.f.w v26, v8
-; RV64-NEXT: vsetvli zero, zero, e8,m1,ta,mu
-; RV64-NEXT: vnsrl.wi v8, v26, 0
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv8f32_nxv8i8:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,m2,ta,mu
+; CHECK-NEXT: vfncvt.rtz.x.f.w v26, v8
+; CHECK-NEXT: vsetvli zero, zero, e8,m1,ta,mu
+; CHECK-NEXT: vnsrl.wi v8, v26, 0
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 8 x float> %va to <vscale x 8 x i8>
ret <vscale x 8 x i8> %evec
}
define <vscale x 8 x i8> @vfptoui_nxv8f32_nxv8i8(<vscale x 8 x float> %va) {
-; RV32-LABEL: vfptoui_nxv8f32_nxv8i8:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,m2,ta,mu
-; RV32-NEXT: vfncvt.rtz.xu.f.w v26, v8
-; RV32-NEXT: vsetvli zero, zero, e8,m1,ta,mu
-; RV32-NEXT: vnsrl.wi v8, v26, 0
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv8f32_nxv8i8:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,m2,ta,mu
-; RV64-NEXT: vfncvt.rtz.xu.f.w v26, v8
-; RV64-NEXT: vsetvli zero, zero, e8,m1,ta,mu
-; RV64-NEXT: vnsrl.wi v8, v26, 0
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv8f32_nxv8i8:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,m2,ta,mu
+; CHECK-NEXT: vfncvt.rtz.xu.f.w v26, v8
+; CHECK-NEXT: vsetvli zero, zero, e8,m1,ta,mu
+; CHECK-NEXT: vnsrl.wi v8, v26, 0
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 8 x float> %va to <vscale x 8 x i8>
ret <vscale x 8 x i8> %evec
}
define <vscale x 8 x i16> @vfptosi_nxv8f32_nxv8i16(<vscale x 8 x float> %va) {
-; RV32-LABEL: vfptosi_nxv8f32_nxv8i16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,m2,ta,mu
-; RV32-NEXT: vfncvt.rtz.x.f.w v26, v8
-; RV32-NEXT: vmv2r.v v8, v26
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv8f32_nxv8i16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,m2,ta,mu
-; RV64-NEXT: vfncvt.rtz.x.f.w v26, v8
-; RV64-NEXT: vmv2r.v v8, v26
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv8f32_nxv8i16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,m2,ta,mu
+; CHECK-NEXT: vfncvt.rtz.x.f.w v26, v8
+; CHECK-NEXT: vmv2r.v v8, v26
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 8 x float> %va to <vscale x 8 x i16>
ret <vscale x 8 x i16> %evec
}
define <vscale x 8 x i16> @vfptoui_nxv8f32_nxv8i16(<vscale x 8 x float> %va) {
-; RV32-LABEL: vfptoui_nxv8f32_nxv8i16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,m2,ta,mu
-; RV32-NEXT: vfncvt.rtz.xu.f.w v26, v8
-; RV32-NEXT: vmv2r.v v8, v26
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv8f32_nxv8i16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,m2,ta,mu
-; RV64-NEXT: vfncvt.rtz.xu.f.w v26, v8
-; RV64-NEXT: vmv2r.v v8, v26
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv8f32_nxv8i16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,m2,ta,mu
+; CHECK-NEXT: vfncvt.rtz.xu.f.w v26, v8
+; CHECK-NEXT: vmv2r.v v8, v26
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 8 x float> %va to <vscale x 8 x i16>
ret <vscale x 8 x i16> %evec
}
define <vscale x 8 x i32> @vfptosi_nxv8f32_nxv8i32(<vscale x 8 x float> %va) {
-; RV32-LABEL: vfptosi_nxv8f32_nxv8i32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m4,ta,mu
-; RV32-NEXT: vfcvt.rtz.x.f.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv8f32_nxv8i32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m4,ta,mu
-; RV64-NEXT: vfcvt.rtz.x.f.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv8f32_nxv8i32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m4,ta,mu
+; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v8
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 8 x float> %va to <vscale x 8 x i32>
ret <vscale x 8 x i32> %evec
}
define <vscale x 8 x i32> @vfptoui_nxv8f32_nxv8i32(<vscale x 8 x float> %va) {
-; RV32-LABEL: vfptoui_nxv8f32_nxv8i32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m4,ta,mu
-; RV32-NEXT: vfcvt.rtz.xu.f.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv8f32_nxv8i32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m4,ta,mu
-; RV64-NEXT: vfcvt.rtz.xu.f.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv8f32_nxv8i32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m4,ta,mu
+; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v8
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 8 x float> %va to <vscale x 8 x i32>
ret <vscale x 8 x i32> %evec
}
define <vscale x 8 x i64> @vfptosi_nxv8f32_nxv8i64(<vscale x 8 x float> %va) {
-; RV32-LABEL: vfptosi_nxv8f32_nxv8i64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m4,ta,mu
-; RV32-NEXT: vfwcvt.rtz.x.f.v v16, v8
-; RV32-NEXT: vmv8r.v v8, v16
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv8f32_nxv8i64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m4,ta,mu
-; RV64-NEXT: vfwcvt.rtz.x.f.v v16, v8
-; RV64-NEXT: vmv8r.v v8, v16
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv8f32_nxv8i64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m4,ta,mu
+; CHECK-NEXT: vfwcvt.rtz.x.f.v v16, v8
+; CHECK-NEXT: vmv8r.v v8, v16
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 8 x float> %va to <vscale x 8 x i64>
ret <vscale x 8 x i64> %evec
}
define <vscale x 8 x i64> @vfptoui_nxv8f32_nxv8i64(<vscale x 8 x float> %va) {
-; RV32-LABEL: vfptoui_nxv8f32_nxv8i64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m4,ta,mu
-; RV32-NEXT: vfwcvt.rtz.xu.f.v v16, v8
-; RV32-NEXT: vmv8r.v v8, v16
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv8f32_nxv8i64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m4,ta,mu
-; RV64-NEXT: vfwcvt.rtz.xu.f.v v16, v8
-; RV64-NEXT: vmv8r.v v8, v16
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv8f32_nxv8i64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m4,ta,mu
+; CHECK-NEXT: vfwcvt.rtz.xu.f.v v16, v8
+; CHECK-NEXT: vmv8r.v v8, v16
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 8 x float> %va to <vscale x 8 x i64>
ret <vscale x 8 x i64> %evec
}
define <vscale x 16 x i8> @vfptosi_nxv16f32_nxv16i8(<vscale x 16 x float> %va) {
-; RV32-LABEL: vfptosi_nxv16f32_nxv16i8:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,m4,ta,mu
-; RV32-NEXT: vfncvt.rtz.x.f.w v28, v8
-; RV32-NEXT: vsetvli zero, zero, e8,m2,ta,mu
-; RV32-NEXT: vnsrl.wi v8, v28, 0
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv16f32_nxv16i8:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,m4,ta,mu
-; RV64-NEXT: vfncvt.rtz.x.f.w v28, v8
-; RV64-NEXT: vsetvli zero, zero, e8,m2,ta,mu
-; RV64-NEXT: vnsrl.wi v8, v28, 0
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv16f32_nxv16i8:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,m4,ta,mu
+; CHECK-NEXT: vfncvt.rtz.x.f.w v28, v8
+; CHECK-NEXT: vsetvli zero, zero, e8,m2,ta,mu
+; CHECK-NEXT: vnsrl.wi v8, v28, 0
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 16 x float> %va to <vscale x 16 x i8>
ret <vscale x 16 x i8> %evec
}
define <vscale x 16 x i8> @vfptoui_nxv16f32_nxv16i8(<vscale x 16 x float> %va) {
-; RV32-LABEL: vfptoui_nxv16f32_nxv16i8:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,m4,ta,mu
-; RV32-NEXT: vfncvt.rtz.xu.f.w v28, v8
-; RV32-NEXT: vsetvli zero, zero, e8,m2,ta,mu
-; RV32-NEXT: vnsrl.wi v8, v28, 0
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv16f32_nxv16i8:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,m4,ta,mu
-; RV64-NEXT: vfncvt.rtz.xu.f.w v28, v8
-; RV64-NEXT: vsetvli zero, zero, e8,m2,ta,mu
-; RV64-NEXT: vnsrl.wi v8, v28, 0
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv16f32_nxv16i8:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,m4,ta,mu
+; CHECK-NEXT: vfncvt.rtz.xu.f.w v28, v8
+; CHECK-NEXT: vsetvli zero, zero, e8,m2,ta,mu
+; CHECK-NEXT: vnsrl.wi v8, v28, 0
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 16 x float> %va to <vscale x 16 x i8>
ret <vscale x 16 x i8> %evec
}
define <vscale x 16 x i16> @vfptosi_nxv16f32_nxv16i16(<vscale x 16 x float> %va) {
-; RV32-LABEL: vfptosi_nxv16f32_nxv16i16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,m4,ta,mu
-; RV32-NEXT: vfncvt.rtz.x.f.w v28, v8
-; RV32-NEXT: vmv4r.v v8, v28
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv16f32_nxv16i16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,m4,ta,mu
-; RV64-NEXT: vfncvt.rtz.x.f.w v28, v8
-; RV64-NEXT: vmv4r.v v8, v28
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv16f32_nxv16i16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,m4,ta,mu
+; CHECK-NEXT: vfncvt.rtz.x.f.w v28, v8
+; CHECK-NEXT: vmv4r.v v8, v28
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 16 x float> %va to <vscale x 16 x i16>
ret <vscale x 16 x i16> %evec
}
define <vscale x 16 x i16> @vfptoui_nxv16f32_nxv16i16(<vscale x 16 x float> %va) {
-; RV32-LABEL: vfptoui_nxv16f32_nxv16i16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,m4,ta,mu
-; RV32-NEXT: vfncvt.rtz.xu.f.w v28, v8
-; RV32-NEXT: vmv4r.v v8, v28
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv16f32_nxv16i16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,m4,ta,mu
-; RV64-NEXT: vfncvt.rtz.xu.f.w v28, v8
-; RV64-NEXT: vmv4r.v v8, v28
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv16f32_nxv16i16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,m4,ta,mu
+; CHECK-NEXT: vfncvt.rtz.xu.f.w v28, v8
+; CHECK-NEXT: vmv4r.v v8, v28
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 16 x float> %va to <vscale x 16 x i16>
ret <vscale x 16 x i16> %evec
}
define <vscale x 16 x i32> @vfptosi_nxv16f32_nxv16i32(<vscale x 16 x float> %va) {
-; RV32-LABEL: vfptosi_nxv16f32_nxv16i32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m8,ta,mu
-; RV32-NEXT: vfcvt.rtz.x.f.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv16f32_nxv16i32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m8,ta,mu
-; RV64-NEXT: vfcvt.rtz.x.f.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv16f32_nxv16i32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m8,ta,mu
+; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v8
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 16 x float> %va to <vscale x 16 x i32>
ret <vscale x 16 x i32> %evec
}
define <vscale x 16 x i32> @vfptoui_nxv16f32_nxv16i32(<vscale x 16 x float> %va) {
-; RV32-LABEL: vfptoui_nxv16f32_nxv16i32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m8,ta,mu
-; RV32-NEXT: vfcvt.rtz.xu.f.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv16f32_nxv16i32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m8,ta,mu
-; RV64-NEXT: vfcvt.rtz.xu.f.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv16f32_nxv16i32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m8,ta,mu
+; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v8
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 16 x float> %va to <vscale x 16 x i32>
ret <vscale x 16 x i32> %evec
}
define <vscale x 1 x i8> @vfptosi_nxv1f64_nxv1i8(<vscale x 1 x double> %va) {
-; RV32-LABEL: vfptosi_nxv1f64_nxv1i8:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
-; RV32-NEXT: vfncvt.rtz.x.f.w v25, v8
-; RV32-NEXT: vsetvli zero, zero, e16,mf4,ta,mu
-; RV32-NEXT: vnsrl.wi v26, v25, 0
-; RV32-NEXT: vsetvli zero, zero, e8,mf8,ta,mu
-; RV32-NEXT: vnsrl.wi v8, v26, 0
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv1f64_nxv1i8:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
-; RV64-NEXT: vfncvt.rtz.x.f.w v25, v8
-; RV64-NEXT: vsetvli zero, zero, e16,mf4,ta,mu
-; RV64-NEXT: vnsrl.wi v26, v25, 0
-; RV64-NEXT: vsetvli zero, zero, e8,mf8,ta,mu
-; RV64-NEXT: vnsrl.wi v8, v26, 0
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv1f64_nxv1i8:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
+; CHECK-NEXT: vfncvt.rtz.x.f.w v25, v8
+; CHECK-NEXT: vsetvli zero, zero, e16,mf4,ta,mu
+; CHECK-NEXT: vnsrl.wi v26, v25, 0
+; CHECK-NEXT: vsetvli zero, zero, e8,mf8,ta,mu
+; CHECK-NEXT: vnsrl.wi v8, v26, 0
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 1 x double> %va to <vscale x 1 x i8>
ret <vscale x 1 x i8> %evec
}
define <vscale x 1 x i8> @vfptoui_nxv1f64_nxv1i8(<vscale x 1 x double> %va) {
-; RV32-LABEL: vfptoui_nxv1f64_nxv1i8:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
-; RV32-NEXT: vfncvt.rtz.xu.f.w v25, v8
-; RV32-NEXT: vsetvli zero, zero, e16,mf4,ta,mu
-; RV32-NEXT: vnsrl.wi v26, v25, 0
-; RV32-NEXT: vsetvli zero, zero, e8,mf8,ta,mu
-; RV32-NEXT: vnsrl.wi v8, v26, 0
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv1f64_nxv1i8:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
-; RV64-NEXT: vfncvt.rtz.xu.f.w v25, v8
-; RV64-NEXT: vsetvli zero, zero, e16,mf4,ta,mu
-; RV64-NEXT: vnsrl.wi v26, v25, 0
-; RV64-NEXT: vsetvli zero, zero, e8,mf8,ta,mu
-; RV64-NEXT: vnsrl.wi v8, v26, 0
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv1f64_nxv1i8:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
+; CHECK-NEXT: vfncvt.rtz.xu.f.w v25, v8
+; CHECK-NEXT: vsetvli zero, zero, e16,mf4,ta,mu
+; CHECK-NEXT: vnsrl.wi v26, v25, 0
+; CHECK-NEXT: vsetvli zero, zero, e8,mf8,ta,mu
+; CHECK-NEXT: vnsrl.wi v8, v26, 0
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 1 x double> %va to <vscale x 1 x i8>
ret <vscale x 1 x i8> %evec
}
define <vscale x 1 x i16> @vfptosi_nxv1f64_nxv1i16(<vscale x 1 x double> %va) {
-; RV32-LABEL: vfptosi_nxv1f64_nxv1i16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
-; RV32-NEXT: vfncvt.rtz.x.f.w v25, v8
-; RV32-NEXT: vsetvli zero, zero, e16,mf4,ta,mu
-; RV32-NEXT: vnsrl.wi v8, v25, 0
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv1f64_nxv1i16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
-; RV64-NEXT: vfncvt.rtz.x.f.w v25, v8
-; RV64-NEXT: vsetvli zero, zero, e16,mf4,ta,mu
-; RV64-NEXT: vnsrl.wi v8, v25, 0
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv1f64_nxv1i16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
+; CHECK-NEXT: vfncvt.rtz.x.f.w v25, v8
+; CHECK-NEXT: vsetvli zero, zero, e16,mf4,ta,mu
+; CHECK-NEXT: vnsrl.wi v8, v25, 0
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 1 x double> %va to <vscale x 1 x i16>
ret <vscale x 1 x i16> %evec
}
define <vscale x 1 x i16> @vfptoui_nxv1f64_nxv1i16(<vscale x 1 x double> %va) {
-; RV32-LABEL: vfptoui_nxv1f64_nxv1i16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
-; RV32-NEXT: vfncvt.rtz.xu.f.w v25, v8
-; RV32-NEXT: vsetvli zero, zero, e16,mf4,ta,mu
-; RV32-NEXT: vnsrl.wi v8, v25, 0
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv1f64_nxv1i16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
-; RV64-NEXT: vfncvt.rtz.xu.f.w v25, v8
-; RV64-NEXT: vsetvli zero, zero, e16,mf4,ta,mu
-; RV64-NEXT: vnsrl.wi v8, v25, 0
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv1f64_nxv1i16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
+; CHECK-NEXT: vfncvt.rtz.xu.f.w v25, v8
+; CHECK-NEXT: vsetvli zero, zero, e16,mf4,ta,mu
+; CHECK-NEXT: vnsrl.wi v8, v25, 0
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 1 x double> %va to <vscale x 1 x i16>
ret <vscale x 1 x i16> %evec
}
define <vscale x 1 x i32> @vfptosi_nxv1f64_nxv1i32(<vscale x 1 x double> %va) {
-; RV32-LABEL: vfptosi_nxv1f64_nxv1i32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
-; RV32-NEXT: vfncvt.rtz.x.f.w v25, v8
-; RV32-NEXT: vmv1r.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv1f64_nxv1i32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
-; RV64-NEXT: vfncvt.rtz.x.f.w v25, v8
-; RV64-NEXT: vmv1r.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv1f64_nxv1i32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
+; CHECK-NEXT: vfncvt.rtz.x.f.w v25, v8
+; CHECK-NEXT: vmv1r.v v8, v25
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 1 x double> %va to <vscale x 1 x i32>
ret <vscale x 1 x i32> %evec
}
define <vscale x 1 x i32> @vfptoui_nxv1f64_nxv1i32(<vscale x 1 x double> %va) {
-; RV32-LABEL: vfptoui_nxv1f64_nxv1i32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
-; RV32-NEXT: vfncvt.rtz.xu.f.w v25, v8
-; RV32-NEXT: vmv1r.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv1f64_nxv1i32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
-; RV64-NEXT: vfncvt.rtz.xu.f.w v25, v8
-; RV64-NEXT: vmv1r.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv1f64_nxv1i32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
+; CHECK-NEXT: vfncvt.rtz.xu.f.w v25, v8
+; CHECK-NEXT: vmv1r.v v8, v25
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 1 x double> %va to <vscale x 1 x i32>
ret <vscale x 1 x i32> %evec
}
define <vscale x 1 x i64> @vfptosi_nxv1f64_nxv1i64(<vscale x 1 x double> %va) {
-; RV32-LABEL: vfptosi_nxv1f64_nxv1i64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu
-; RV32-NEXT: vfcvt.rtz.x.f.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv1f64_nxv1i64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e64,m1,ta,mu
-; RV64-NEXT: vfcvt.rtz.x.f.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv1f64_nxv1i64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e64,m1,ta,mu
+; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v8
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 1 x double> %va to <vscale x 1 x i64>
ret <vscale x 1 x i64> %evec
}
define <vscale x 1 x i64> @vfptoui_nxv1f64_nxv1i64(<vscale x 1 x double> %va) {
-; RV32-LABEL: vfptoui_nxv1f64_nxv1i64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu
-; RV32-NEXT: vfcvt.rtz.xu.f.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv1f64_nxv1i64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e64,m1,ta,mu
-; RV64-NEXT: vfcvt.rtz.xu.f.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv1f64_nxv1i64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e64,m1,ta,mu
+; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v8
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 1 x double> %va to <vscale x 1 x i64>
ret <vscale x 1 x i64> %evec
}
define <vscale x 2 x i8> @vfptosi_nxv2f64_nxv2i8(<vscale x 2 x double> %va) {
-; RV32-LABEL: vfptosi_nxv2f64_nxv2i8:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m1,ta,mu
-; RV32-NEXT: vfncvt.rtz.x.f.w v25, v8
-; RV32-NEXT: vsetvli zero, zero, e16,mf2,ta,mu
-; RV32-NEXT: vnsrl.wi v26, v25, 0
-; RV32-NEXT: vsetvli zero, zero, e8,mf4,ta,mu
-; RV32-NEXT: vnsrl.wi v8, v26, 0
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv2f64_nxv2i8:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m1,ta,mu
-; RV64-NEXT: vfncvt.rtz.x.f.w v25, v8
-; RV64-NEXT: vsetvli zero, zero, e16,mf2,ta,mu
-; RV64-NEXT: vnsrl.wi v26, v25, 0
-; RV64-NEXT: vsetvli zero, zero, e8,mf4,ta,mu
-; RV64-NEXT: vnsrl.wi v8, v26, 0
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv2f64_nxv2i8:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu
+; CHECK-NEXT: vfncvt.rtz.x.f.w v25, v8
+; CHECK-NEXT: vsetvli zero, zero, e16,mf2,ta,mu
+; CHECK-NEXT: vnsrl.wi v26, v25, 0
+; CHECK-NEXT: vsetvli zero, zero, e8,mf4,ta,mu
+; CHECK-NEXT: vnsrl.wi v8, v26, 0
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 2 x double> %va to <vscale x 2 x i8>
ret <vscale x 2 x i8> %evec
}
define <vscale x 2 x i8> @vfptoui_nxv2f64_nxv2i8(<vscale x 2 x double> %va) {
-; RV32-LABEL: vfptoui_nxv2f64_nxv2i8:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m1,ta,mu
-; RV32-NEXT: vfncvt.rtz.xu.f.w v25, v8
-; RV32-NEXT: vsetvli zero, zero, e16,mf2,ta,mu
-; RV32-NEXT: vnsrl.wi v26, v25, 0
-; RV32-NEXT: vsetvli zero, zero, e8,mf4,ta,mu
-; RV32-NEXT: vnsrl.wi v8, v26, 0
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv2f64_nxv2i8:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m1,ta,mu
-; RV64-NEXT: vfncvt.rtz.xu.f.w v25, v8
-; RV64-NEXT: vsetvli zero, zero, e16,mf2,ta,mu
-; RV64-NEXT: vnsrl.wi v26, v25, 0
-; RV64-NEXT: vsetvli zero, zero, e8,mf4,ta,mu
-; RV64-NEXT: vnsrl.wi v8, v26, 0
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv2f64_nxv2i8:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu
+; CHECK-NEXT: vfncvt.rtz.xu.f.w v25, v8
+; CHECK-NEXT: vsetvli zero, zero, e16,mf2,ta,mu
+; CHECK-NEXT: vnsrl.wi v26, v25, 0
+; CHECK-NEXT: vsetvli zero, zero, e8,mf4,ta,mu
+; CHECK-NEXT: vnsrl.wi v8, v26, 0
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 2 x double> %va to <vscale x 2 x i8>
ret <vscale x 2 x i8> %evec
}
define <vscale x 2 x i16> @vfptosi_nxv2f64_nxv2i16(<vscale x 2 x double> %va) {
-; RV32-LABEL: vfptosi_nxv2f64_nxv2i16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m1,ta,mu
-; RV32-NEXT: vfncvt.rtz.x.f.w v25, v8
-; RV32-NEXT: vsetvli zero, zero, e16,mf2,ta,mu
-; RV32-NEXT: vnsrl.wi v8, v25, 0
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv2f64_nxv2i16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m1,ta,mu
-; RV64-NEXT: vfncvt.rtz.x.f.w v25, v8
-; RV64-NEXT: vsetvli zero, zero, e16,mf2,ta,mu
-; RV64-NEXT: vnsrl.wi v8, v25, 0
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv2f64_nxv2i16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu
+; CHECK-NEXT: vfncvt.rtz.x.f.w v25, v8
+; CHECK-NEXT: vsetvli zero, zero, e16,mf2,ta,mu
+; CHECK-NEXT: vnsrl.wi v8, v25, 0
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 2 x double> %va to <vscale x 2 x i16>
ret <vscale x 2 x i16> %evec
}
define <vscale x 2 x i16> @vfptoui_nxv2f64_nxv2i16(<vscale x 2 x double> %va) {
-; RV32-LABEL: vfptoui_nxv2f64_nxv2i16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m1,ta,mu
-; RV32-NEXT: vfncvt.rtz.xu.f.w v25, v8
-; RV32-NEXT: vsetvli zero, zero, e16,mf2,ta,mu
-; RV32-NEXT: vnsrl.wi v8, v25, 0
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv2f64_nxv2i16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m1,ta,mu
-; RV64-NEXT: vfncvt.rtz.xu.f.w v25, v8
-; RV64-NEXT: vsetvli zero, zero, e16,mf2,ta,mu
-; RV64-NEXT: vnsrl.wi v8, v25, 0
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv2f64_nxv2i16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu
+; CHECK-NEXT: vfncvt.rtz.xu.f.w v25, v8
+; CHECK-NEXT: vsetvli zero, zero, e16,mf2,ta,mu
+; CHECK-NEXT: vnsrl.wi v8, v25, 0
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 2 x double> %va to <vscale x 2 x i16>
ret <vscale x 2 x i16> %evec
}
define <vscale x 2 x i32> @vfptosi_nxv2f64_nxv2i32(<vscale x 2 x double> %va) {
-; RV32-LABEL: vfptosi_nxv2f64_nxv2i32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m1,ta,mu
-; RV32-NEXT: vfncvt.rtz.x.f.w v25, v8
-; RV32-NEXT: vmv1r.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv2f64_nxv2i32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m1,ta,mu
-; RV64-NEXT: vfncvt.rtz.x.f.w v25, v8
-; RV64-NEXT: vmv1r.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv2f64_nxv2i32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu
+; CHECK-NEXT: vfncvt.rtz.x.f.w v25, v8
+; CHECK-NEXT: vmv1r.v v8, v25
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 2 x double> %va to <vscale x 2 x i32>
ret <vscale x 2 x i32> %evec
}
define <vscale x 2 x i32> @vfptoui_nxv2f64_nxv2i32(<vscale x 2 x double> %va) {
-; RV32-LABEL: vfptoui_nxv2f64_nxv2i32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m1,ta,mu
-; RV32-NEXT: vfncvt.rtz.xu.f.w v25, v8
-; RV32-NEXT: vmv1r.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv2f64_nxv2i32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m1,ta,mu
-; RV64-NEXT: vfncvt.rtz.xu.f.w v25, v8
-; RV64-NEXT: vmv1r.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv2f64_nxv2i32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu
+; CHECK-NEXT: vfncvt.rtz.xu.f.w v25, v8
+; CHECK-NEXT: vmv1r.v v8, v25
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 2 x double> %va to <vscale x 2 x i32>
ret <vscale x 2 x i32> %evec
}
define <vscale x 2 x i64> @vfptosi_nxv2f64_nxv2i64(<vscale x 2 x double> %va) {
-; RV32-LABEL: vfptosi_nxv2f64_nxv2i64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e64,m2,ta,mu
-; RV32-NEXT: vfcvt.rtz.x.f.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv2f64_nxv2i64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e64,m2,ta,mu
-; RV64-NEXT: vfcvt.rtz.x.f.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv2f64_nxv2i64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e64,m2,ta,mu
+; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v8
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 2 x double> %va to <vscale x 2 x i64>
ret <vscale x 2 x i64> %evec
}
define <vscale x 2 x i64> @vfptoui_nxv2f64_nxv2i64(<vscale x 2 x double> %va) {
-; RV32-LABEL: vfptoui_nxv2f64_nxv2i64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e64,m2,ta,mu
-; RV32-NEXT: vfcvt.rtz.xu.f.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv2f64_nxv2i64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e64,m2,ta,mu
-; RV64-NEXT: vfcvt.rtz.xu.f.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv2f64_nxv2i64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e64,m2,ta,mu
+; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v8
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 2 x double> %va to <vscale x 2 x i64>
ret <vscale x 2 x i64> %evec
}
define <vscale x 4 x i8> @vfptosi_nxv4f64_nxv4i8(<vscale x 4 x double> %va) {
-; RV32-LABEL: vfptosi_nxv4f64_nxv4i8:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m2,ta,mu
-; RV32-NEXT: vfncvt.rtz.x.f.w v26, v8
-; RV32-NEXT: vsetvli zero, zero, e16,m1,ta,mu
-; RV32-NEXT: vnsrl.wi v25, v26, 0
-; RV32-NEXT: vsetvli zero, zero, e8,mf2,ta,mu
-; RV32-NEXT: vnsrl.wi v8, v25, 0
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv4f64_nxv4i8:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m2,ta,mu
-; RV64-NEXT: vfncvt.rtz.x.f.w v26, v8
-; RV64-NEXT: vsetvli zero, zero, e16,m1,ta,mu
-; RV64-NEXT: vnsrl.wi v25, v26, 0
-; RV64-NEXT: vsetvli zero, zero, e8,mf2,ta,mu
-; RV64-NEXT: vnsrl.wi v8, v25, 0
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv4f64_nxv4i8:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m2,ta,mu
+; CHECK-NEXT: vfncvt.rtz.x.f.w v26, v8
+; CHECK-NEXT: vsetvli zero, zero, e16,m1,ta,mu
+; CHECK-NEXT: vnsrl.wi v25, v26, 0
+; CHECK-NEXT: vsetvli zero, zero, e8,mf2,ta,mu
+; CHECK-NEXT: vnsrl.wi v8, v25, 0
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 4 x double> %va to <vscale x 4 x i8>
ret <vscale x 4 x i8> %evec
}
define <vscale x 4 x i8> @vfptoui_nxv4f64_nxv4i8(<vscale x 4 x double> %va) {
-; RV32-LABEL: vfptoui_nxv4f64_nxv4i8:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m2,ta,mu
-; RV32-NEXT: vfncvt.rtz.xu.f.w v26, v8
-; RV32-NEXT: vsetvli zero, zero, e16,m1,ta,mu
-; RV32-NEXT: vnsrl.wi v25, v26, 0
-; RV32-NEXT: vsetvli zero, zero, e8,mf2,ta,mu
-; RV32-NEXT: vnsrl.wi v8, v25, 0
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv4f64_nxv4i8:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m2,ta,mu
-; RV64-NEXT: vfncvt.rtz.xu.f.w v26, v8
-; RV64-NEXT: vsetvli zero, zero, e16,m1,ta,mu
-; RV64-NEXT: vnsrl.wi v25, v26, 0
-; RV64-NEXT: vsetvli zero, zero, e8,mf2,ta,mu
-; RV64-NEXT: vnsrl.wi v8, v25, 0
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv4f64_nxv4i8:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m2,ta,mu
+; CHECK-NEXT: vfncvt.rtz.xu.f.w v26, v8
+; CHECK-NEXT: vsetvli zero, zero, e16,m1,ta,mu
+; CHECK-NEXT: vnsrl.wi v25, v26, 0
+; CHECK-NEXT: vsetvli zero, zero, e8,mf2,ta,mu
+; CHECK-NEXT: vnsrl.wi v8, v25, 0
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 4 x double> %va to <vscale x 4 x i8>
ret <vscale x 4 x i8> %evec
}
define <vscale x 4 x i16> @vfptosi_nxv4f64_nxv4i16(<vscale x 4 x double> %va) {
-; RV32-LABEL: vfptosi_nxv4f64_nxv4i16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m2,ta,mu
-; RV32-NEXT: vfncvt.rtz.x.f.w v26, v8
-; RV32-NEXT: vsetvli zero, zero, e16,m1,ta,mu
-; RV32-NEXT: vnsrl.wi v8, v26, 0
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv4f64_nxv4i16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m2,ta,mu
-; RV64-NEXT: vfncvt.rtz.x.f.w v26, v8
-; RV64-NEXT: vsetvli zero, zero, e16,m1,ta,mu
-; RV64-NEXT: vnsrl.wi v8, v26, 0
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv4f64_nxv4i16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m2,ta,mu
+; CHECK-NEXT: vfncvt.rtz.x.f.w v26, v8
+; CHECK-NEXT: vsetvli zero, zero, e16,m1,ta,mu
+; CHECK-NEXT: vnsrl.wi v8, v26, 0
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 4 x double> %va to <vscale x 4 x i16>
ret <vscale x 4 x i16> %evec
}
define <vscale x 4 x i16> @vfptoui_nxv4f64_nxv4i16(<vscale x 4 x double> %va) {
-; RV32-LABEL: vfptoui_nxv4f64_nxv4i16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m2,ta,mu
-; RV32-NEXT: vfncvt.rtz.xu.f.w v26, v8
-; RV32-NEXT: vsetvli zero, zero, e16,m1,ta,mu
-; RV32-NEXT: vnsrl.wi v8, v26, 0
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv4f64_nxv4i16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m2,ta,mu
-; RV64-NEXT: vfncvt.rtz.xu.f.w v26, v8
-; RV64-NEXT: vsetvli zero, zero, e16,m1,ta,mu
-; RV64-NEXT: vnsrl.wi v8, v26, 0
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv4f64_nxv4i16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m2,ta,mu
+; CHECK-NEXT: vfncvt.rtz.xu.f.w v26, v8
+; CHECK-NEXT: vsetvli zero, zero, e16,m1,ta,mu
+; CHECK-NEXT: vnsrl.wi v8, v26, 0
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 4 x double> %va to <vscale x 4 x i16>
ret <vscale x 4 x i16> %evec
}
define <vscale x 4 x i32> @vfptosi_nxv4f64_nxv4i32(<vscale x 4 x double> %va) {
-; RV32-LABEL: vfptosi_nxv4f64_nxv4i32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m2,ta,mu
-; RV32-NEXT: vfncvt.rtz.x.f.w v26, v8
-; RV32-NEXT: vmv2r.v v8, v26
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv4f64_nxv4i32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m2,ta,mu
-; RV64-NEXT: vfncvt.rtz.x.f.w v26, v8
-; RV64-NEXT: vmv2r.v v8, v26
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv4f64_nxv4i32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m2,ta,mu
+; CHECK-NEXT: vfncvt.rtz.x.f.w v26, v8
+; CHECK-NEXT: vmv2r.v v8, v26
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 4 x double> %va to <vscale x 4 x i32>
ret <vscale x 4 x i32> %evec
}
define <vscale x 4 x i32> @vfptoui_nxv4f64_nxv4i32(<vscale x 4 x double> %va) {
-; RV32-LABEL: vfptoui_nxv4f64_nxv4i32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m2,ta,mu
-; RV32-NEXT: vfncvt.rtz.xu.f.w v26, v8
-; RV32-NEXT: vmv2r.v v8, v26
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv4f64_nxv4i32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m2,ta,mu
-; RV64-NEXT: vfncvt.rtz.xu.f.w v26, v8
-; RV64-NEXT: vmv2r.v v8, v26
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv4f64_nxv4i32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m2,ta,mu
+; CHECK-NEXT: vfncvt.rtz.xu.f.w v26, v8
+; CHECK-NEXT: vmv2r.v v8, v26
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 4 x double> %va to <vscale x 4 x i32>
ret <vscale x 4 x i32> %evec
}
define <vscale x 4 x i64> @vfptosi_nxv4f64_nxv4i64(<vscale x 4 x double> %va) {
-; RV32-LABEL: vfptosi_nxv4f64_nxv4i64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e64,m4,ta,mu
-; RV32-NEXT: vfcvt.rtz.x.f.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv4f64_nxv4i64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e64,m4,ta,mu
-; RV64-NEXT: vfcvt.rtz.x.f.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv4f64_nxv4i64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e64,m4,ta,mu
+; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v8
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 4 x double> %va to <vscale x 4 x i64>
ret <vscale x 4 x i64> %evec
}
define <vscale x 4 x i64> @vfptoui_nxv4f64_nxv4i64(<vscale x 4 x double> %va) {
-; RV32-LABEL: vfptoui_nxv4f64_nxv4i64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e64,m4,ta,mu
-; RV32-NEXT: vfcvt.rtz.xu.f.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv4f64_nxv4i64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e64,m4,ta,mu
-; RV64-NEXT: vfcvt.rtz.xu.f.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv4f64_nxv4i64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e64,m4,ta,mu
+; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v8
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 4 x double> %va to <vscale x 4 x i64>
ret <vscale x 4 x i64> %evec
}
define <vscale x 8 x i8> @vfptosi_nxv8f64_nxv8i8(<vscale x 8 x double> %va) {
-; RV32-LABEL: vfptosi_nxv8f64_nxv8i8:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m4,ta,mu
-; RV32-NEXT: vfncvt.rtz.x.f.w v28, v8
-; RV32-NEXT: vsetvli zero, zero, e16,m2,ta,mu
-; RV32-NEXT: vnsrl.wi v26, v28, 0
-; RV32-NEXT: vsetvli zero, zero, e8,m1,ta,mu
-; RV32-NEXT: vnsrl.wi v8, v26, 0
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv8f64_nxv8i8:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m4,ta,mu
-; RV64-NEXT: vfncvt.rtz.x.f.w v28, v8
-; RV64-NEXT: vsetvli zero, zero, e16,m2,ta,mu
-; RV64-NEXT: vnsrl.wi v26, v28, 0
-; RV64-NEXT: vsetvli zero, zero, e8,m1,ta,mu
-; RV64-NEXT: vnsrl.wi v8, v26, 0
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv8f64_nxv8i8:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m4,ta,mu
+; CHECK-NEXT: vfncvt.rtz.x.f.w v28, v8
+; CHECK-NEXT: vsetvli zero, zero, e16,m2,ta,mu
+; CHECK-NEXT: vnsrl.wi v26, v28, 0
+; CHECK-NEXT: vsetvli zero, zero, e8,m1,ta,mu
+; CHECK-NEXT: vnsrl.wi v8, v26, 0
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 8 x double> %va to <vscale x 8 x i8>
ret <vscale x 8 x i8> %evec
}
define <vscale x 8 x i8> @vfptoui_nxv8f64_nxv8i8(<vscale x 8 x double> %va) {
-; RV32-LABEL: vfptoui_nxv8f64_nxv8i8:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m4,ta,mu
-; RV32-NEXT: vfncvt.rtz.xu.f.w v28, v8
-; RV32-NEXT: vsetvli zero, zero, e16,m2,ta,mu
-; RV32-NEXT: vnsrl.wi v26, v28, 0
-; RV32-NEXT: vsetvli zero, zero, e8,m1,ta,mu
-; RV32-NEXT: vnsrl.wi v8, v26, 0
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv8f64_nxv8i8:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m4,ta,mu
-; RV64-NEXT: vfncvt.rtz.xu.f.w v28, v8
-; RV64-NEXT: vsetvli zero, zero, e16,m2,ta,mu
-; RV64-NEXT: vnsrl.wi v26, v28, 0
-; RV64-NEXT: vsetvli zero, zero, e8,m1,ta,mu
-; RV64-NEXT: vnsrl.wi v8, v26, 0
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv8f64_nxv8i8:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m4,ta,mu
+; CHECK-NEXT: vfncvt.rtz.xu.f.w v28, v8
+; CHECK-NEXT: vsetvli zero, zero, e16,m2,ta,mu
+; CHECK-NEXT: vnsrl.wi v26, v28, 0
+; CHECK-NEXT: vsetvli zero, zero, e8,m1,ta,mu
+; CHECK-NEXT: vnsrl.wi v8, v26, 0
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 8 x double> %va to <vscale x 8 x i8>
ret <vscale x 8 x i8> %evec
}
define <vscale x 8 x i16> @vfptosi_nxv8f64_nxv8i16(<vscale x 8 x double> %va) {
-; RV32-LABEL: vfptosi_nxv8f64_nxv8i16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m4,ta,mu
-; RV32-NEXT: vfncvt.rtz.x.f.w v28, v8
-; RV32-NEXT: vsetvli zero, zero, e16,m2,ta,mu
-; RV32-NEXT: vnsrl.wi v8, v28, 0
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv8f64_nxv8i16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m4,ta,mu
-; RV64-NEXT: vfncvt.rtz.x.f.w v28, v8
-; RV64-NEXT: vsetvli zero, zero, e16,m2,ta,mu
-; RV64-NEXT: vnsrl.wi v8, v28, 0
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv8f64_nxv8i16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m4,ta,mu
+; CHECK-NEXT: vfncvt.rtz.x.f.w v28, v8
+; CHECK-NEXT: vsetvli zero, zero, e16,m2,ta,mu
+; CHECK-NEXT: vnsrl.wi v8, v28, 0
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 8 x double> %va to <vscale x 8 x i16>
ret <vscale x 8 x i16> %evec
}
define <vscale x 8 x i16> @vfptoui_nxv8f64_nxv8i16(<vscale x 8 x double> %va) {
-; RV32-LABEL: vfptoui_nxv8f64_nxv8i16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m4,ta,mu
-; RV32-NEXT: vfncvt.rtz.xu.f.w v28, v8
-; RV32-NEXT: vsetvli zero, zero, e16,m2,ta,mu
-; RV32-NEXT: vnsrl.wi v8, v28, 0
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv8f64_nxv8i16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m4,ta,mu
-; RV64-NEXT: vfncvt.rtz.xu.f.w v28, v8
-; RV64-NEXT: vsetvli zero, zero, e16,m2,ta,mu
-; RV64-NEXT: vnsrl.wi v8, v28, 0
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv8f64_nxv8i16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m4,ta,mu
+; CHECK-NEXT: vfncvt.rtz.xu.f.w v28, v8
+; CHECK-NEXT: vsetvli zero, zero, e16,m2,ta,mu
+; CHECK-NEXT: vnsrl.wi v8, v28, 0
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 8 x double> %va to <vscale x 8 x i16>
ret <vscale x 8 x i16> %evec
}
define <vscale x 8 x i32> @vfptosi_nxv8f64_nxv8i32(<vscale x 8 x double> %va) {
-; RV32-LABEL: vfptosi_nxv8f64_nxv8i32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m4,ta,mu
-; RV32-NEXT: vfncvt.rtz.x.f.w v28, v8
-; RV32-NEXT: vmv4r.v v8, v28
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv8f64_nxv8i32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m4,ta,mu
-; RV64-NEXT: vfncvt.rtz.x.f.w v28, v8
-; RV64-NEXT: vmv4r.v v8, v28
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv8f64_nxv8i32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m4,ta,mu
+; CHECK-NEXT: vfncvt.rtz.x.f.w v28, v8
+; CHECK-NEXT: vmv4r.v v8, v28
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 8 x double> %va to <vscale x 8 x i32>
ret <vscale x 8 x i32> %evec
}
define <vscale x 8 x i32> @vfptoui_nxv8f64_nxv8i32(<vscale x 8 x double> %va) {
-; RV32-LABEL: vfptoui_nxv8f64_nxv8i32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m4,ta,mu
-; RV32-NEXT: vfncvt.rtz.xu.f.w v28, v8
-; RV32-NEXT: vmv4r.v v8, v28
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv8f64_nxv8i32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m4,ta,mu
-; RV64-NEXT: vfncvt.rtz.xu.f.w v28, v8
-; RV64-NEXT: vmv4r.v v8, v28
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv8f64_nxv8i32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m4,ta,mu
+; CHECK-NEXT: vfncvt.rtz.xu.f.w v28, v8
+; CHECK-NEXT: vmv4r.v v8, v28
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 8 x double> %va to <vscale x 8 x i32>
ret <vscale x 8 x i32> %evec
}
define <vscale x 8 x i64> @vfptosi_nxv8f64_nxv8i64(<vscale x 8 x double> %va) {
-; RV32-LABEL: vfptosi_nxv8f64_nxv8i64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e64,m8,ta,mu
-; RV32-NEXT: vfcvt.rtz.x.f.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptosi_nxv8f64_nxv8i64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e64,m8,ta,mu
-; RV64-NEXT: vfcvt.rtz.x.f.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptosi_nxv8f64_nxv8i64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e64,m8,ta,mu
+; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v8
+; CHECK-NEXT: ret
%evec = fptosi <vscale x 8 x double> %va to <vscale x 8 x i64>
ret <vscale x 8 x i64> %evec
}
define <vscale x 8 x i64> @vfptoui_nxv8f64_nxv8i64(<vscale x 8 x double> %va) {
-; RV32-LABEL: vfptoui_nxv8f64_nxv8i64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e64,m8,ta,mu
-; RV32-NEXT: vfcvt.rtz.xu.f.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vfptoui_nxv8f64_nxv8i64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e64,m8,ta,mu
-; RV64-NEXT: vfcvt.rtz.xu.f.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vfptoui_nxv8f64_nxv8i64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e64,m8,ta,mu
+; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v8
+; CHECK-NEXT: ret
%evec = fptoui <vscale x 8 x double> %va to <vscale x 8 x i64>
ret <vscale x 8 x i64> %evec
}
diff --git a/llvm/test/CodeGen/RISCV/rvv/vitofp-sdnode.ll b/llvm/test/CodeGen/RISCV/rvv/vitofp-sdnode.ll
index 7d018ffd5531..3bcd4a55a8d8 100644
--- a/llvm/test/CodeGen/RISCV/rvv/vitofp-sdnode.ll
+++ b/llvm/test/CodeGen/RISCV/rvv/vitofp-sdnode.ll
@@ -1,1977 +1,1215 @@
; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
; RUN: llc -mtriple=riscv32 -mattr=+d,+experimental-zfh,+experimental-v -target-abi=ilp32d \
-; RUN: -verify-machineinstrs < %s | FileCheck %s --check-prefix=RV32
+; RUN: -verify-machineinstrs < %s | FileCheck %s
; RUN: llc -mtriple=riscv64 -mattr=+d,+experimental-zfh,+experimental-v -target-abi=lp64d \
-; RUN: -verify-machineinstrs < %s | FileCheck %s --check-prefix=RV64
+; RUN: -verify-machineinstrs < %s | FileCheck %s
define <vscale x 1 x half> @vsitofp_nxv1i8_nxv1f16(<vscale x 1 x i8> %va) {
-; RV32-LABEL: vsitofp_nxv1i8_nxv1f16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e8,mf8,ta,mu
-; RV32-NEXT: vfwcvt.f.x.v v25, v8
-; RV32-NEXT: vmv1r.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv1i8_nxv1f16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e8,mf8,ta,mu
-; RV64-NEXT: vfwcvt.f.x.v v25, v8
-; RV64-NEXT: vmv1r.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv1i8_nxv1f16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e8,mf8,ta,mu
+; CHECK-NEXT: vfwcvt.f.x.v v25, v8
+; CHECK-NEXT: vmv1r.v v8, v25
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 1 x i8> %va to <vscale x 1 x half>
ret <vscale x 1 x half> %evec
}
define <vscale x 1 x half> @vuitofp_nxv1i8_nxv1f16(<vscale x 1 x i8> %va) {
-; RV32-LABEL: vuitofp_nxv1i8_nxv1f16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e8,mf8,ta,mu
-; RV32-NEXT: vfwcvt.f.xu.v v25, v8
-; RV32-NEXT: vmv1r.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv1i8_nxv1f16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e8,mf8,ta,mu
-; RV64-NEXT: vfwcvt.f.xu.v v25, v8
-; RV64-NEXT: vmv1r.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv1i8_nxv1f16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e8,mf8,ta,mu
+; CHECK-NEXT: vfwcvt.f.xu.v v25, v8
+; CHECK-NEXT: vmv1r.v v8, v25
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 1 x i8> %va to <vscale x 1 x half>
ret <vscale x 1 x half> %evec
}
define <vscale x 1 x float> @vsitofp_nxv1i8_nxv1f32(<vscale x 1 x i8> %va) {
-; RV32-LABEL: vsitofp_nxv1i8_nxv1f32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
-; RV32-NEXT: vsext.vf4 v25, v8
-; RV32-NEXT: vfcvt.f.x.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv1i8_nxv1f32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
-; RV64-NEXT: vsext.vf4 v25, v8
-; RV64-NEXT: vfcvt.f.x.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv1i8_nxv1f32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
+; CHECK-NEXT: vsext.vf4 v25, v8
+; CHECK-NEXT: vfcvt.f.x.v v8, v25
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 1 x i8> %va to <vscale x 1 x float>
ret <vscale x 1 x float> %evec
}
define <vscale x 1 x float> @vuitofp_nxv1i8_nxv1f32(<vscale x 1 x i8> %va) {
-; RV32-LABEL: vuitofp_nxv1i8_nxv1f32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
-; RV32-NEXT: vzext.vf4 v25, v8
-; RV32-NEXT: vfcvt.f.xu.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv1i8_nxv1f32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
-; RV64-NEXT: vzext.vf4 v25, v8
-; RV64-NEXT: vfcvt.f.xu.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv1i8_nxv1f32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
+; CHECK-NEXT: vzext.vf4 v25, v8
+; CHECK-NEXT: vfcvt.f.xu.v v8, v25
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 1 x i8> %va to <vscale x 1 x float>
ret <vscale x 1 x float> %evec
}
define <vscale x 1 x double> @vsitofp_nxv1i8_nxv1f64(<vscale x 1 x i8> %va) {
-; RV32-LABEL: vsitofp_nxv1i8_nxv1f64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu
-; RV32-NEXT: vsext.vf8 v25, v8
-; RV32-NEXT: vfcvt.f.x.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv1i8_nxv1f64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e64,m1,ta,mu
-; RV64-NEXT: vsext.vf8 v25, v8
-; RV64-NEXT: vfcvt.f.x.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv1i8_nxv1f64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e64,m1,ta,mu
+; CHECK-NEXT: vsext.vf8 v25, v8
+; CHECK-NEXT: vfcvt.f.x.v v8, v25
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 1 x i8> %va to <vscale x 1 x double>
ret <vscale x 1 x double> %evec
}
define <vscale x 1 x double> @vuitofp_nxv1i8_nxv1f64(<vscale x 1 x i8> %va) {
-; RV32-LABEL: vuitofp_nxv1i8_nxv1f64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu
-; RV32-NEXT: vzext.vf8 v25, v8
-; RV32-NEXT: vfcvt.f.xu.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv1i8_nxv1f64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e64,m1,ta,mu
-; RV64-NEXT: vzext.vf8 v25, v8
-; RV64-NEXT: vfcvt.f.xu.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv1i8_nxv1f64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e64,m1,ta,mu
+; CHECK-NEXT: vzext.vf8 v25, v8
+; CHECK-NEXT: vfcvt.f.xu.v v8, v25
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 1 x i8> %va to <vscale x 1 x double>
ret <vscale x 1 x double> %evec
}
define <vscale x 2 x half> @vsitofp_nxv2i8_nxv2f16(<vscale x 2 x i8> %va) {
-; RV32-LABEL: vsitofp_nxv2i8_nxv2f16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e8,mf4,ta,mu
-; RV32-NEXT: vfwcvt.f.x.v v25, v8
-; RV32-NEXT: vmv1r.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv2i8_nxv2f16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e8,mf4,ta,mu
-; RV64-NEXT: vfwcvt.f.x.v v25, v8
-; RV64-NEXT: vmv1r.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv2i8_nxv2f16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e8,mf4,ta,mu
+; CHECK-NEXT: vfwcvt.f.x.v v25, v8
+; CHECK-NEXT: vmv1r.v v8, v25
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 2 x i8> %va to <vscale x 2 x half>
ret <vscale x 2 x half> %evec
}
define <vscale x 2 x half> @vuitofp_nxv2i8_nxv2f16(<vscale x 2 x i8> %va) {
-; RV32-LABEL: vuitofp_nxv2i8_nxv2f16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e8,mf4,ta,mu
-; RV32-NEXT: vfwcvt.f.xu.v v25, v8
-; RV32-NEXT: vmv1r.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv2i8_nxv2f16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e8,mf4,ta,mu
-; RV64-NEXT: vfwcvt.f.xu.v v25, v8
-; RV64-NEXT: vmv1r.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv2i8_nxv2f16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e8,mf4,ta,mu
+; CHECK-NEXT: vfwcvt.f.xu.v v25, v8
+; CHECK-NEXT: vmv1r.v v8, v25
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 2 x i8> %va to <vscale x 2 x half>
ret <vscale x 2 x half> %evec
}
define <vscale x 2 x float> @vsitofp_nxv2i8_nxv2f32(<vscale x 2 x i8> %va) {
-; RV32-LABEL: vsitofp_nxv2i8_nxv2f32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m1,ta,mu
-; RV32-NEXT: vsext.vf4 v25, v8
-; RV32-NEXT: vfcvt.f.x.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv2i8_nxv2f32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m1,ta,mu
-; RV64-NEXT: vsext.vf4 v25, v8
-; RV64-NEXT: vfcvt.f.x.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv2i8_nxv2f32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu
+; CHECK-NEXT: vsext.vf4 v25, v8
+; CHECK-NEXT: vfcvt.f.x.v v8, v25
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 2 x i8> %va to <vscale x 2 x float>
ret <vscale x 2 x float> %evec
}
define <vscale x 2 x float> @vuitofp_nxv2i8_nxv2f32(<vscale x 2 x i8> %va) {
-; RV32-LABEL: vuitofp_nxv2i8_nxv2f32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m1,ta,mu
-; RV32-NEXT: vzext.vf4 v25, v8
-; RV32-NEXT: vfcvt.f.xu.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv2i8_nxv2f32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m1,ta,mu
-; RV64-NEXT: vzext.vf4 v25, v8
-; RV64-NEXT: vfcvt.f.xu.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv2i8_nxv2f32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu
+; CHECK-NEXT: vzext.vf4 v25, v8
+; CHECK-NEXT: vfcvt.f.xu.v v8, v25
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 2 x i8> %va to <vscale x 2 x float>
ret <vscale x 2 x float> %evec
}
define <vscale x 2 x double> @vsitofp_nxv2i8_nxv2f64(<vscale x 2 x i8> %va) {
-; RV32-LABEL: vsitofp_nxv2i8_nxv2f64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e64,m2,ta,mu
-; RV32-NEXT: vsext.vf8 v26, v8
-; RV32-NEXT: vfcvt.f.x.v v8, v26
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv2i8_nxv2f64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e64,m2,ta,mu
-; RV64-NEXT: vsext.vf8 v26, v8
-; RV64-NEXT: vfcvt.f.x.v v8, v26
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv2i8_nxv2f64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e64,m2,ta,mu
+; CHECK-NEXT: vsext.vf8 v26, v8
+; CHECK-NEXT: vfcvt.f.x.v v8, v26
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 2 x i8> %va to <vscale x 2 x double>
ret <vscale x 2 x double> %evec
}
define <vscale x 2 x double> @vuitofp_nxv2i8_nxv2f64(<vscale x 2 x i8> %va) {
-; RV32-LABEL: vuitofp_nxv2i8_nxv2f64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e64,m2,ta,mu
-; RV32-NEXT: vzext.vf8 v26, v8
-; RV32-NEXT: vfcvt.f.xu.v v8, v26
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv2i8_nxv2f64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e64,m2,ta,mu
-; RV64-NEXT: vzext.vf8 v26, v8
-; RV64-NEXT: vfcvt.f.xu.v v8, v26
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv2i8_nxv2f64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e64,m2,ta,mu
+; CHECK-NEXT: vzext.vf8 v26, v8
+; CHECK-NEXT: vfcvt.f.xu.v v8, v26
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 2 x i8> %va to <vscale x 2 x double>
ret <vscale x 2 x double> %evec
}
define <vscale x 4 x half> @vsitofp_nxv4i8_nxv4f16(<vscale x 4 x i8> %va) {
-; RV32-LABEL: vsitofp_nxv4i8_nxv4f16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e8,mf2,ta,mu
-; RV32-NEXT: vfwcvt.f.x.v v25, v8
-; RV32-NEXT: vmv1r.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv4i8_nxv4f16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e8,mf2,ta,mu
-; RV64-NEXT: vfwcvt.f.x.v v25, v8
-; RV64-NEXT: vmv1r.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv4i8_nxv4f16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e8,mf2,ta,mu
+; CHECK-NEXT: vfwcvt.f.x.v v25, v8
+; CHECK-NEXT: vmv1r.v v8, v25
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 4 x i8> %va to <vscale x 4 x half>
ret <vscale x 4 x half> %evec
}
define <vscale x 4 x half> @vuitofp_nxv4i8_nxv4f16(<vscale x 4 x i8> %va) {
-; RV32-LABEL: vuitofp_nxv4i8_nxv4f16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e8,mf2,ta,mu
-; RV32-NEXT: vfwcvt.f.xu.v v25, v8
-; RV32-NEXT: vmv1r.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv4i8_nxv4f16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e8,mf2,ta,mu
-; RV64-NEXT: vfwcvt.f.xu.v v25, v8
-; RV64-NEXT: vmv1r.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv4i8_nxv4f16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e8,mf2,ta,mu
+; CHECK-NEXT: vfwcvt.f.xu.v v25, v8
+; CHECK-NEXT: vmv1r.v v8, v25
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 4 x i8> %va to <vscale x 4 x half>
ret <vscale x 4 x half> %evec
}
define <vscale x 4 x float> @vsitofp_nxv4i8_nxv4f32(<vscale x 4 x i8> %va) {
-; RV32-LABEL: vsitofp_nxv4i8_nxv4f32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m2,ta,mu
-; RV32-NEXT: vsext.vf4 v26, v8
-; RV32-NEXT: vfcvt.f.x.v v8, v26
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv4i8_nxv4f32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m2,ta,mu
-; RV64-NEXT: vsext.vf4 v26, v8
-; RV64-NEXT: vfcvt.f.x.v v8, v26
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv4i8_nxv4f32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m2,ta,mu
+; CHECK-NEXT: vsext.vf4 v26, v8
+; CHECK-NEXT: vfcvt.f.x.v v8, v26
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 4 x i8> %va to <vscale x 4 x float>
ret <vscale x 4 x float> %evec
}
define <vscale x 4 x float> @vuitofp_nxv4i8_nxv4f32(<vscale x 4 x i8> %va) {
-; RV32-LABEL: vuitofp_nxv4i8_nxv4f32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m2,ta,mu
-; RV32-NEXT: vzext.vf4 v26, v8
-; RV32-NEXT: vfcvt.f.xu.v v8, v26
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv4i8_nxv4f32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m2,ta,mu
-; RV64-NEXT: vzext.vf4 v26, v8
-; RV64-NEXT: vfcvt.f.xu.v v8, v26
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv4i8_nxv4f32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m2,ta,mu
+; CHECK-NEXT: vzext.vf4 v26, v8
+; CHECK-NEXT: vfcvt.f.xu.v v8, v26
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 4 x i8> %va to <vscale x 4 x float>
ret <vscale x 4 x float> %evec
}
define <vscale x 4 x double> @vsitofp_nxv4i8_nxv4f64(<vscale x 4 x i8> %va) {
-; RV32-LABEL: vsitofp_nxv4i8_nxv4f64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e64,m4,ta,mu
-; RV32-NEXT: vsext.vf8 v28, v8
-; RV32-NEXT: vfcvt.f.x.v v8, v28
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv4i8_nxv4f64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e64,m4,ta,mu
-; RV64-NEXT: vsext.vf8 v28, v8
-; RV64-NEXT: vfcvt.f.x.v v8, v28
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv4i8_nxv4f64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e64,m4,ta,mu
+; CHECK-NEXT: vsext.vf8 v28, v8
+; CHECK-NEXT: vfcvt.f.x.v v8, v28
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 4 x i8> %va to <vscale x 4 x double>
ret <vscale x 4 x double> %evec
}
define <vscale x 4 x double> @vuitofp_nxv4i8_nxv4f64(<vscale x 4 x i8> %va) {
-; RV32-LABEL: vuitofp_nxv4i8_nxv4f64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e64,m4,ta,mu
-; RV32-NEXT: vzext.vf8 v28, v8
-; RV32-NEXT: vfcvt.f.xu.v v8, v28
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv4i8_nxv4f64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e64,m4,ta,mu
-; RV64-NEXT: vzext.vf8 v28, v8
-; RV64-NEXT: vfcvt.f.xu.v v8, v28
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv4i8_nxv4f64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e64,m4,ta,mu
+; CHECK-NEXT: vzext.vf8 v28, v8
+; CHECK-NEXT: vfcvt.f.xu.v v8, v28
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 4 x i8> %va to <vscale x 4 x double>
ret <vscale x 4 x double> %evec
}
define <vscale x 8 x half> @vsitofp_nxv8i8_nxv8f16(<vscale x 8 x i8> %va) {
-; RV32-LABEL: vsitofp_nxv8i8_nxv8f16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e8,m1,ta,mu
-; RV32-NEXT: vfwcvt.f.x.v v26, v8
-; RV32-NEXT: vmv2r.v v8, v26
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv8i8_nxv8f16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e8,m1,ta,mu
-; RV64-NEXT: vfwcvt.f.x.v v26, v8
-; RV64-NEXT: vmv2r.v v8, v26
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv8i8_nxv8f16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu
+; CHECK-NEXT: vfwcvt.f.x.v v26, v8
+; CHECK-NEXT: vmv2r.v v8, v26
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 8 x i8> %va to <vscale x 8 x half>
ret <vscale x 8 x half> %evec
}
define <vscale x 8 x half> @vuitofp_nxv8i8_nxv8f16(<vscale x 8 x i8> %va) {
-; RV32-LABEL: vuitofp_nxv8i8_nxv8f16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e8,m1,ta,mu
-; RV32-NEXT: vfwcvt.f.xu.v v26, v8
-; RV32-NEXT: vmv2r.v v8, v26
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv8i8_nxv8f16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e8,m1,ta,mu
-; RV64-NEXT: vfwcvt.f.xu.v v26, v8
-; RV64-NEXT: vmv2r.v v8, v26
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv8i8_nxv8f16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu
+; CHECK-NEXT: vfwcvt.f.xu.v v26, v8
+; CHECK-NEXT: vmv2r.v v8, v26
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 8 x i8> %va to <vscale x 8 x half>
ret <vscale x 8 x half> %evec
}
define <vscale x 8 x float> @vsitofp_nxv8i8_nxv8f32(<vscale x 8 x i8> %va) {
-; RV32-LABEL: vsitofp_nxv8i8_nxv8f32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m4,ta,mu
-; RV32-NEXT: vsext.vf4 v28, v8
-; RV32-NEXT: vfcvt.f.x.v v8, v28
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv8i8_nxv8f32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m4,ta,mu
-; RV64-NEXT: vsext.vf4 v28, v8
-; RV64-NEXT: vfcvt.f.x.v v8, v28
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv8i8_nxv8f32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m4,ta,mu
+; CHECK-NEXT: vsext.vf4 v28, v8
+; CHECK-NEXT: vfcvt.f.x.v v8, v28
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 8 x i8> %va to <vscale x 8 x float>
ret <vscale x 8 x float> %evec
}
define <vscale x 8 x float> @vuitofp_nxv8i8_nxv8f32(<vscale x 8 x i8> %va) {
-; RV32-LABEL: vuitofp_nxv8i8_nxv8f32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m4,ta,mu
-; RV32-NEXT: vzext.vf4 v28, v8
-; RV32-NEXT: vfcvt.f.xu.v v8, v28
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv8i8_nxv8f32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m4,ta,mu
-; RV64-NEXT: vzext.vf4 v28, v8
-; RV64-NEXT: vfcvt.f.xu.v v8, v28
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv8i8_nxv8f32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m4,ta,mu
+; CHECK-NEXT: vzext.vf4 v28, v8
+; CHECK-NEXT: vfcvt.f.xu.v v8, v28
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 8 x i8> %va to <vscale x 8 x float>
ret <vscale x 8 x float> %evec
}
define <vscale x 8 x double> @vsitofp_nxv8i8_nxv8f64(<vscale x 8 x i8> %va) {
-; RV32-LABEL: vsitofp_nxv8i8_nxv8f64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e64,m8,ta,mu
-; RV32-NEXT: vsext.vf8 v16, v8
-; RV32-NEXT: vfcvt.f.x.v v8, v16
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv8i8_nxv8f64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e64,m8,ta,mu
-; RV64-NEXT: vsext.vf8 v16, v8
-; RV64-NEXT: vfcvt.f.x.v v8, v16
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv8i8_nxv8f64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e64,m8,ta,mu
+; CHECK-NEXT: vsext.vf8 v16, v8
+; CHECK-NEXT: vfcvt.f.x.v v8, v16
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 8 x i8> %va to <vscale x 8 x double>
ret <vscale x 8 x double> %evec
}
define <vscale x 8 x double> @vuitofp_nxv8i8_nxv8f64(<vscale x 8 x i8> %va) {
-; RV32-LABEL: vuitofp_nxv8i8_nxv8f64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e64,m8,ta,mu
-; RV32-NEXT: vzext.vf8 v16, v8
-; RV32-NEXT: vfcvt.f.xu.v v8, v16
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv8i8_nxv8f64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e64,m8,ta,mu
-; RV64-NEXT: vzext.vf8 v16, v8
-; RV64-NEXT: vfcvt.f.xu.v v8, v16
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv8i8_nxv8f64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e64,m8,ta,mu
+; CHECK-NEXT: vzext.vf8 v16, v8
+; CHECK-NEXT: vfcvt.f.xu.v v8, v16
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 8 x i8> %va to <vscale x 8 x double>
ret <vscale x 8 x double> %evec
}
define <vscale x 16 x half> @vsitofp_nxv16i8_nxv16f16(<vscale x 16 x i8> %va) {
-; RV32-LABEL: vsitofp_nxv16i8_nxv16f16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e8,m2,ta,mu
-; RV32-NEXT: vfwcvt.f.x.v v28, v8
-; RV32-NEXT: vmv4r.v v8, v28
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv16i8_nxv16f16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e8,m2,ta,mu
-; RV64-NEXT: vfwcvt.f.x.v v28, v8
-; RV64-NEXT: vmv4r.v v8, v28
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv16i8_nxv16f16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e8,m2,ta,mu
+; CHECK-NEXT: vfwcvt.f.x.v v28, v8
+; CHECK-NEXT: vmv4r.v v8, v28
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 16 x i8> %va to <vscale x 16 x half>
ret <vscale x 16 x half> %evec
}
define <vscale x 16 x half> @vuitofp_nxv16i8_nxv16f16(<vscale x 16 x i8> %va) {
-; RV32-LABEL: vuitofp_nxv16i8_nxv16f16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e8,m2,ta,mu
-; RV32-NEXT: vfwcvt.f.xu.v v28, v8
-; RV32-NEXT: vmv4r.v v8, v28
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv16i8_nxv16f16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e8,m2,ta,mu
-; RV64-NEXT: vfwcvt.f.xu.v v28, v8
-; RV64-NEXT: vmv4r.v v8, v28
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv16i8_nxv16f16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e8,m2,ta,mu
+; CHECK-NEXT: vfwcvt.f.xu.v v28, v8
+; CHECK-NEXT: vmv4r.v v8, v28
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 16 x i8> %va to <vscale x 16 x half>
ret <vscale x 16 x half> %evec
}
define <vscale x 16 x float> @vsitofp_nxv16i8_nxv16f32(<vscale x 16 x i8> %va) {
-; RV32-LABEL: vsitofp_nxv16i8_nxv16f32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m8,ta,mu
-; RV32-NEXT: vsext.vf4 v16, v8
-; RV32-NEXT: vfcvt.f.x.v v8, v16
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv16i8_nxv16f32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m8,ta,mu
-; RV64-NEXT: vsext.vf4 v16, v8
-; RV64-NEXT: vfcvt.f.x.v v8, v16
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv16i8_nxv16f32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m8,ta,mu
+; CHECK-NEXT: vsext.vf4 v16, v8
+; CHECK-NEXT: vfcvt.f.x.v v8, v16
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 16 x i8> %va to <vscale x 16 x float>
ret <vscale x 16 x float> %evec
}
define <vscale x 16 x float> @vuitofp_nxv16i8_nxv16f32(<vscale x 16 x i8> %va) {
-; RV32-LABEL: vuitofp_nxv16i8_nxv16f32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m8,ta,mu
-; RV32-NEXT: vzext.vf4 v16, v8
-; RV32-NEXT: vfcvt.f.xu.v v8, v16
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv16i8_nxv16f32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m8,ta,mu
-; RV64-NEXT: vzext.vf4 v16, v8
-; RV64-NEXT: vfcvt.f.xu.v v8, v16
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv16i8_nxv16f32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m8,ta,mu
+; CHECK-NEXT: vzext.vf4 v16, v8
+; CHECK-NEXT: vfcvt.f.xu.v v8, v16
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 16 x i8> %va to <vscale x 16 x float>
ret <vscale x 16 x float> %evec
}
define <vscale x 32 x half> @vsitofp_nxv32i8_nxv32f16(<vscale x 32 x i8> %va) {
-; RV32-LABEL: vsitofp_nxv32i8_nxv32f16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e8,m4,ta,mu
-; RV32-NEXT: vfwcvt.f.x.v v16, v8
-; RV32-NEXT: vmv8r.v v8, v16
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv32i8_nxv32f16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e8,m4,ta,mu
-; RV64-NEXT: vfwcvt.f.x.v v16, v8
-; RV64-NEXT: vmv8r.v v8, v16
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv32i8_nxv32f16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e8,m4,ta,mu
+; CHECK-NEXT: vfwcvt.f.x.v v16, v8
+; CHECK-NEXT: vmv8r.v v8, v16
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 32 x i8> %va to <vscale x 32 x half>
ret <vscale x 32 x half> %evec
}
define <vscale x 32 x half> @vuitofp_nxv32i8_nxv32f16(<vscale x 32 x i8> %va) {
-; RV32-LABEL: vuitofp_nxv32i8_nxv32f16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e8,m4,ta,mu
-; RV32-NEXT: vfwcvt.f.xu.v v16, v8
-; RV32-NEXT: vmv8r.v v8, v16
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv32i8_nxv32f16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e8,m4,ta,mu
-; RV64-NEXT: vfwcvt.f.xu.v v16, v8
-; RV64-NEXT: vmv8r.v v8, v16
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv32i8_nxv32f16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e8,m4,ta,mu
+; CHECK-NEXT: vfwcvt.f.xu.v v16, v8
+; CHECK-NEXT: vmv8r.v v8, v16
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 32 x i8> %va to <vscale x 32 x half>
ret <vscale x 32 x half> %evec
}
define <vscale x 1 x half> @vsitofp_nxv1i16_nxv1f16(<vscale x 1 x i16> %va) {
-; RV32-LABEL: vsitofp_nxv1i16_nxv1f16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,mf4,ta,mu
-; RV32-NEXT: vfcvt.f.x.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv1i16_nxv1f16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,mf4,ta,mu
-; RV64-NEXT: vfcvt.f.x.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv1i16_nxv1f16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,mf4,ta,mu
+; CHECK-NEXT: vfcvt.f.x.v v8, v8
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 1 x i16> %va to <vscale x 1 x half>
ret <vscale x 1 x half> %evec
}
define <vscale x 1 x half> @vuitofp_nxv1i16_nxv1f16(<vscale x 1 x i16> %va) {
-; RV32-LABEL: vuitofp_nxv1i16_nxv1f16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,mf4,ta,mu
-; RV32-NEXT: vfcvt.f.xu.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv1i16_nxv1f16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,mf4,ta,mu
-; RV64-NEXT: vfcvt.f.xu.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv1i16_nxv1f16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,mf4,ta,mu
+; CHECK-NEXT: vfcvt.f.xu.v v8, v8
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 1 x i16> %va to <vscale x 1 x half>
ret <vscale x 1 x half> %evec
}
define <vscale x 1 x float> @vsitofp_nxv1i16_nxv1f32(<vscale x 1 x i16> %va) {
-; RV32-LABEL: vsitofp_nxv1i16_nxv1f32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,mf4,ta,mu
-; RV32-NEXT: vfwcvt.f.x.v v25, v8
-; RV32-NEXT: vmv1r.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv1i16_nxv1f32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,mf4,ta,mu
-; RV64-NEXT: vfwcvt.f.x.v v25, v8
-; RV64-NEXT: vmv1r.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv1i16_nxv1f32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,mf4,ta,mu
+; CHECK-NEXT: vfwcvt.f.x.v v25, v8
+; CHECK-NEXT: vmv1r.v v8, v25
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 1 x i16> %va to <vscale x 1 x float>
ret <vscale x 1 x float> %evec
}
define <vscale x 1 x float> @vuitofp_nxv1i16_nxv1f32(<vscale x 1 x i16> %va) {
-; RV32-LABEL: vuitofp_nxv1i16_nxv1f32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,mf4,ta,mu
-; RV32-NEXT: vfwcvt.f.xu.v v25, v8
-; RV32-NEXT: vmv1r.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv1i16_nxv1f32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,mf4,ta,mu
-; RV64-NEXT: vfwcvt.f.xu.v v25, v8
-; RV64-NEXT: vmv1r.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv1i16_nxv1f32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,mf4,ta,mu
+; CHECK-NEXT: vfwcvt.f.xu.v v25, v8
+; CHECK-NEXT: vmv1r.v v8, v25
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 1 x i16> %va to <vscale x 1 x float>
ret <vscale x 1 x float> %evec
}
define <vscale x 1 x double> @vsitofp_nxv1i16_nxv1f64(<vscale x 1 x i16> %va) {
-; RV32-LABEL: vsitofp_nxv1i16_nxv1f64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu
-; RV32-NEXT: vsext.vf4 v25, v8
-; RV32-NEXT: vfcvt.f.x.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv1i16_nxv1f64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e64,m1,ta,mu
-; RV64-NEXT: vsext.vf4 v25, v8
-; RV64-NEXT: vfcvt.f.x.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv1i16_nxv1f64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e64,m1,ta,mu
+; CHECK-NEXT: vsext.vf4 v25, v8
+; CHECK-NEXT: vfcvt.f.x.v v8, v25
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 1 x i16> %va to <vscale x 1 x double>
ret <vscale x 1 x double> %evec
}
define <vscale x 1 x double> @vuitofp_nxv1i16_nxv1f64(<vscale x 1 x i16> %va) {
-; RV32-LABEL: vuitofp_nxv1i16_nxv1f64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu
-; RV32-NEXT: vzext.vf4 v25, v8
-; RV32-NEXT: vfcvt.f.xu.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv1i16_nxv1f64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e64,m1,ta,mu
-; RV64-NEXT: vzext.vf4 v25, v8
-; RV64-NEXT: vfcvt.f.xu.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv1i16_nxv1f64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e64,m1,ta,mu
+; CHECK-NEXT: vzext.vf4 v25, v8
+; CHECK-NEXT: vfcvt.f.xu.v v8, v25
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 1 x i16> %va to <vscale x 1 x double>
ret <vscale x 1 x double> %evec
}
define <vscale x 2 x half> @vsitofp_nxv2i16_nxv2f16(<vscale x 2 x i16> %va) {
-; RV32-LABEL: vsitofp_nxv2i16_nxv2f16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,mf2,ta,mu
-; RV32-NEXT: vfcvt.f.x.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv2i16_nxv2f16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,mf2,ta,mu
-; RV64-NEXT: vfcvt.f.x.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv2i16_nxv2f16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,mf2,ta,mu
+; CHECK-NEXT: vfcvt.f.x.v v8, v8
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 2 x i16> %va to <vscale x 2 x half>
ret <vscale x 2 x half> %evec
}
define <vscale x 2 x half> @vuitofp_nxv2i16_nxv2f16(<vscale x 2 x i16> %va) {
-; RV32-LABEL: vuitofp_nxv2i16_nxv2f16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,mf2,ta,mu
-; RV32-NEXT: vfcvt.f.xu.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv2i16_nxv2f16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,mf2,ta,mu
-; RV64-NEXT: vfcvt.f.xu.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv2i16_nxv2f16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,mf2,ta,mu
+; CHECK-NEXT: vfcvt.f.xu.v v8, v8
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 2 x i16> %va to <vscale x 2 x half>
ret <vscale x 2 x half> %evec
}
define <vscale x 2 x float> @vsitofp_nxv2i16_nxv2f32(<vscale x 2 x i16> %va) {
-; RV32-LABEL: vsitofp_nxv2i16_nxv2f32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,mf2,ta,mu
-; RV32-NEXT: vfwcvt.f.x.v v25, v8
-; RV32-NEXT: vmv1r.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv2i16_nxv2f32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,mf2,ta,mu
-; RV64-NEXT: vfwcvt.f.x.v v25, v8
-; RV64-NEXT: vmv1r.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv2i16_nxv2f32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,mf2,ta,mu
+; CHECK-NEXT: vfwcvt.f.x.v v25, v8
+; CHECK-NEXT: vmv1r.v v8, v25
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 2 x i16> %va to <vscale x 2 x float>
ret <vscale x 2 x float> %evec
}
define <vscale x 2 x float> @vuitofp_nxv2i16_nxv2f32(<vscale x 2 x i16> %va) {
-; RV32-LABEL: vuitofp_nxv2i16_nxv2f32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,mf2,ta,mu
-; RV32-NEXT: vfwcvt.f.xu.v v25, v8
-; RV32-NEXT: vmv1r.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv2i16_nxv2f32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,mf2,ta,mu
-; RV64-NEXT: vfwcvt.f.xu.v v25, v8
-; RV64-NEXT: vmv1r.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv2i16_nxv2f32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,mf2,ta,mu
+; CHECK-NEXT: vfwcvt.f.xu.v v25, v8
+; CHECK-NEXT: vmv1r.v v8, v25
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 2 x i16> %va to <vscale x 2 x float>
ret <vscale x 2 x float> %evec
}
define <vscale x 2 x double> @vsitofp_nxv2i16_nxv2f64(<vscale x 2 x i16> %va) {
-; RV32-LABEL: vsitofp_nxv2i16_nxv2f64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e64,m2,ta,mu
-; RV32-NEXT: vsext.vf4 v26, v8
-; RV32-NEXT: vfcvt.f.x.v v8, v26
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv2i16_nxv2f64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e64,m2,ta,mu
-; RV64-NEXT: vsext.vf4 v26, v8
-; RV64-NEXT: vfcvt.f.x.v v8, v26
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv2i16_nxv2f64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e64,m2,ta,mu
+; CHECK-NEXT: vsext.vf4 v26, v8
+; CHECK-NEXT: vfcvt.f.x.v v8, v26
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 2 x i16> %va to <vscale x 2 x double>
ret <vscale x 2 x double> %evec
}
define <vscale x 2 x double> @vuitofp_nxv2i16_nxv2f64(<vscale x 2 x i16> %va) {
-; RV32-LABEL: vuitofp_nxv2i16_nxv2f64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e64,m2,ta,mu
-; RV32-NEXT: vzext.vf4 v26, v8
-; RV32-NEXT: vfcvt.f.xu.v v8, v26
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv2i16_nxv2f64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e64,m2,ta,mu
-; RV64-NEXT: vzext.vf4 v26, v8
-; RV64-NEXT: vfcvt.f.xu.v v8, v26
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv2i16_nxv2f64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e64,m2,ta,mu
+; CHECK-NEXT: vzext.vf4 v26, v8
+; CHECK-NEXT: vfcvt.f.xu.v v8, v26
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 2 x i16> %va to <vscale x 2 x double>
ret <vscale x 2 x double> %evec
}
define <vscale x 4 x half> @vsitofp_nxv4i16_nxv4f16(<vscale x 4 x i16> %va) {
-; RV32-LABEL: vsitofp_nxv4i16_nxv4f16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,m1,ta,mu
-; RV32-NEXT: vfcvt.f.x.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv4i16_nxv4f16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,m1,ta,mu
-; RV64-NEXT: vfcvt.f.x.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv4i16_nxv4f16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu
+; CHECK-NEXT: vfcvt.f.x.v v8, v8
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 4 x i16> %va to <vscale x 4 x half>
ret <vscale x 4 x half> %evec
}
define <vscale x 4 x half> @vuitofp_nxv4i16_nxv4f16(<vscale x 4 x i16> %va) {
-; RV32-LABEL: vuitofp_nxv4i16_nxv4f16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,m1,ta,mu
-; RV32-NEXT: vfcvt.f.xu.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv4i16_nxv4f16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,m1,ta,mu
-; RV64-NEXT: vfcvt.f.xu.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv4i16_nxv4f16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu
+; CHECK-NEXT: vfcvt.f.xu.v v8, v8
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 4 x i16> %va to <vscale x 4 x half>
ret <vscale x 4 x half> %evec
}
define <vscale x 4 x float> @vsitofp_nxv4i16_nxv4f32(<vscale x 4 x i16> %va) {
-; RV32-LABEL: vsitofp_nxv4i16_nxv4f32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,m1,ta,mu
-; RV32-NEXT: vfwcvt.f.x.v v26, v8
-; RV32-NEXT: vmv2r.v v8, v26
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv4i16_nxv4f32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,m1,ta,mu
-; RV64-NEXT: vfwcvt.f.x.v v26, v8
-; RV64-NEXT: vmv2r.v v8, v26
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv4i16_nxv4f32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu
+; CHECK-NEXT: vfwcvt.f.x.v v26, v8
+; CHECK-NEXT: vmv2r.v v8, v26
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 4 x i16> %va to <vscale x 4 x float>
ret <vscale x 4 x float> %evec
}
define <vscale x 4 x float> @vuitofp_nxv4i16_nxv4f32(<vscale x 4 x i16> %va) {
-; RV32-LABEL: vuitofp_nxv4i16_nxv4f32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,m1,ta,mu
-; RV32-NEXT: vfwcvt.f.xu.v v26, v8
-; RV32-NEXT: vmv2r.v v8, v26
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv4i16_nxv4f32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,m1,ta,mu
-; RV64-NEXT: vfwcvt.f.xu.v v26, v8
-; RV64-NEXT: vmv2r.v v8, v26
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv4i16_nxv4f32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu
+; CHECK-NEXT: vfwcvt.f.xu.v v26, v8
+; CHECK-NEXT: vmv2r.v v8, v26
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 4 x i16> %va to <vscale x 4 x float>
ret <vscale x 4 x float> %evec
}
define <vscale x 4 x double> @vsitofp_nxv4i16_nxv4f64(<vscale x 4 x i16> %va) {
-; RV32-LABEL: vsitofp_nxv4i16_nxv4f64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e64,m4,ta,mu
-; RV32-NEXT: vsext.vf4 v28, v8
-; RV32-NEXT: vfcvt.f.x.v v8, v28
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv4i16_nxv4f64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e64,m4,ta,mu
-; RV64-NEXT: vsext.vf4 v28, v8
-; RV64-NEXT: vfcvt.f.x.v v8, v28
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv4i16_nxv4f64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e64,m4,ta,mu
+; CHECK-NEXT: vsext.vf4 v28, v8
+; CHECK-NEXT: vfcvt.f.x.v v8, v28
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 4 x i16> %va to <vscale x 4 x double>
ret <vscale x 4 x double> %evec
}
define <vscale x 4 x double> @vuitofp_nxv4i16_nxv4f64(<vscale x 4 x i16> %va) {
-; RV32-LABEL: vuitofp_nxv4i16_nxv4f64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e64,m4,ta,mu
-; RV32-NEXT: vzext.vf4 v28, v8
-; RV32-NEXT: vfcvt.f.xu.v v8, v28
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv4i16_nxv4f64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e64,m4,ta,mu
-; RV64-NEXT: vzext.vf4 v28, v8
-; RV64-NEXT: vfcvt.f.xu.v v8, v28
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv4i16_nxv4f64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e64,m4,ta,mu
+; CHECK-NEXT: vzext.vf4 v28, v8
+; CHECK-NEXT: vfcvt.f.xu.v v8, v28
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 4 x i16> %va to <vscale x 4 x double>
ret <vscale x 4 x double> %evec
}
define <vscale x 8 x half> @vsitofp_nxv8i16_nxv8f16(<vscale x 8 x i16> %va) {
-; RV32-LABEL: vsitofp_nxv8i16_nxv8f16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,m2,ta,mu
-; RV32-NEXT: vfcvt.f.x.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv8i16_nxv8f16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,m2,ta,mu
-; RV64-NEXT: vfcvt.f.x.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv8i16_nxv8f16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,m2,ta,mu
+; CHECK-NEXT: vfcvt.f.x.v v8, v8
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 8 x i16> %va to <vscale x 8 x half>
ret <vscale x 8 x half> %evec
}
define <vscale x 8 x half> @vuitofp_nxv8i16_nxv8f16(<vscale x 8 x i16> %va) {
-; RV32-LABEL: vuitofp_nxv8i16_nxv8f16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,m2,ta,mu
-; RV32-NEXT: vfcvt.f.xu.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv8i16_nxv8f16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,m2,ta,mu
-; RV64-NEXT: vfcvt.f.xu.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv8i16_nxv8f16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,m2,ta,mu
+; CHECK-NEXT: vfcvt.f.xu.v v8, v8
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 8 x i16> %va to <vscale x 8 x half>
ret <vscale x 8 x half> %evec
}
define <vscale x 8 x float> @vsitofp_nxv8i16_nxv8f32(<vscale x 8 x i16> %va) {
-; RV32-LABEL: vsitofp_nxv8i16_nxv8f32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,m2,ta,mu
-; RV32-NEXT: vfwcvt.f.x.v v28, v8
-; RV32-NEXT: vmv4r.v v8, v28
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv8i16_nxv8f32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,m2,ta,mu
-; RV64-NEXT: vfwcvt.f.x.v v28, v8
-; RV64-NEXT: vmv4r.v v8, v28
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv8i16_nxv8f32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,m2,ta,mu
+; CHECK-NEXT: vfwcvt.f.x.v v28, v8
+; CHECK-NEXT: vmv4r.v v8, v28
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 8 x i16> %va to <vscale x 8 x float>
ret <vscale x 8 x float> %evec
}
define <vscale x 8 x float> @vuitofp_nxv8i16_nxv8f32(<vscale x 8 x i16> %va) {
-; RV32-LABEL: vuitofp_nxv8i16_nxv8f32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,m2,ta,mu
-; RV32-NEXT: vfwcvt.f.xu.v v28, v8
-; RV32-NEXT: vmv4r.v v8, v28
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv8i16_nxv8f32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,m2,ta,mu
-; RV64-NEXT: vfwcvt.f.xu.v v28, v8
-; RV64-NEXT: vmv4r.v v8, v28
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv8i16_nxv8f32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,m2,ta,mu
+; CHECK-NEXT: vfwcvt.f.xu.v v28, v8
+; CHECK-NEXT: vmv4r.v v8, v28
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 8 x i16> %va to <vscale x 8 x float>
ret <vscale x 8 x float> %evec
}
define <vscale x 8 x double> @vsitofp_nxv8i16_nxv8f64(<vscale x 8 x i16> %va) {
-; RV32-LABEL: vsitofp_nxv8i16_nxv8f64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e64,m8,ta,mu
-; RV32-NEXT: vsext.vf4 v16, v8
-; RV32-NEXT: vfcvt.f.x.v v8, v16
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv8i16_nxv8f64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e64,m8,ta,mu
-; RV64-NEXT: vsext.vf4 v16, v8
-; RV64-NEXT: vfcvt.f.x.v v8, v16
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv8i16_nxv8f64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e64,m8,ta,mu
+; CHECK-NEXT: vsext.vf4 v16, v8
+; CHECK-NEXT: vfcvt.f.x.v v8, v16
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 8 x i16> %va to <vscale x 8 x double>
ret <vscale x 8 x double> %evec
}
define <vscale x 8 x double> @vuitofp_nxv8i16_nxv8f64(<vscale x 8 x i16> %va) {
-; RV32-LABEL: vuitofp_nxv8i16_nxv8f64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e64,m8,ta,mu
-; RV32-NEXT: vzext.vf4 v16, v8
-; RV32-NEXT: vfcvt.f.xu.v v8, v16
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv8i16_nxv8f64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e64,m8,ta,mu
-; RV64-NEXT: vzext.vf4 v16, v8
-; RV64-NEXT: vfcvt.f.xu.v v8, v16
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv8i16_nxv8f64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e64,m8,ta,mu
+; CHECK-NEXT: vzext.vf4 v16, v8
+; CHECK-NEXT: vfcvt.f.xu.v v8, v16
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 8 x i16> %va to <vscale x 8 x double>
ret <vscale x 8 x double> %evec
}
define <vscale x 16 x half> @vsitofp_nxv16i16_nxv16f16(<vscale x 16 x i16> %va) {
-; RV32-LABEL: vsitofp_nxv16i16_nxv16f16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,m4,ta,mu
-; RV32-NEXT: vfcvt.f.x.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv16i16_nxv16f16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,m4,ta,mu
-; RV64-NEXT: vfcvt.f.x.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv16i16_nxv16f16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,m4,ta,mu
+; CHECK-NEXT: vfcvt.f.x.v v8, v8
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 16 x i16> %va to <vscale x 16 x half>
ret <vscale x 16 x half> %evec
}
define <vscale x 16 x half> @vuitofp_nxv16i16_nxv16f16(<vscale x 16 x i16> %va) {
-; RV32-LABEL: vuitofp_nxv16i16_nxv16f16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,m4,ta,mu
-; RV32-NEXT: vfcvt.f.xu.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv16i16_nxv16f16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,m4,ta,mu
-; RV64-NEXT: vfcvt.f.xu.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv16i16_nxv16f16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,m4,ta,mu
+; CHECK-NEXT: vfcvt.f.xu.v v8, v8
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 16 x i16> %va to <vscale x 16 x half>
ret <vscale x 16 x half> %evec
}
define <vscale x 16 x float> @vsitofp_nxv16i16_nxv16f32(<vscale x 16 x i16> %va) {
-; RV32-LABEL: vsitofp_nxv16i16_nxv16f32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,m4,ta,mu
-; RV32-NEXT: vfwcvt.f.x.v v16, v8
-; RV32-NEXT: vmv8r.v v8, v16
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv16i16_nxv16f32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,m4,ta,mu
-; RV64-NEXT: vfwcvt.f.x.v v16, v8
-; RV64-NEXT: vmv8r.v v8, v16
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv16i16_nxv16f32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,m4,ta,mu
+; CHECK-NEXT: vfwcvt.f.x.v v16, v8
+; CHECK-NEXT: vmv8r.v v8, v16
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 16 x i16> %va to <vscale x 16 x float>
ret <vscale x 16 x float> %evec
}
define <vscale x 16 x float> @vuitofp_nxv16i16_nxv16f32(<vscale x 16 x i16> %va) {
-; RV32-LABEL: vuitofp_nxv16i16_nxv16f32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,m4,ta,mu
-; RV32-NEXT: vfwcvt.f.xu.v v16, v8
-; RV32-NEXT: vmv8r.v v8, v16
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv16i16_nxv16f32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,m4,ta,mu
-; RV64-NEXT: vfwcvt.f.xu.v v16, v8
-; RV64-NEXT: vmv8r.v v8, v16
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv16i16_nxv16f32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,m4,ta,mu
+; CHECK-NEXT: vfwcvt.f.xu.v v16, v8
+; CHECK-NEXT: vmv8r.v v8, v16
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 16 x i16> %va to <vscale x 16 x float>
ret <vscale x 16 x float> %evec
}
define <vscale x 32 x half> @vsitofp_nxv32i16_nxv32f16(<vscale x 32 x i16> %va) {
-; RV32-LABEL: vsitofp_nxv32i16_nxv32f16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,m8,ta,mu
-; RV32-NEXT: vfcvt.f.x.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv32i16_nxv32f16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,m8,ta,mu
-; RV64-NEXT: vfcvt.f.x.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv32i16_nxv32f16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,m8,ta,mu
+; CHECK-NEXT: vfcvt.f.x.v v8, v8
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 32 x i16> %va to <vscale x 32 x half>
ret <vscale x 32 x half> %evec
}
define <vscale x 32 x half> @vuitofp_nxv32i16_nxv32f16(<vscale x 32 x i16> %va) {
-; RV32-LABEL: vuitofp_nxv32i16_nxv32f16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,m8,ta,mu
-; RV32-NEXT: vfcvt.f.xu.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv32i16_nxv32f16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,m8,ta,mu
-; RV64-NEXT: vfcvt.f.xu.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv32i16_nxv32f16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,m8,ta,mu
+; CHECK-NEXT: vfcvt.f.xu.v v8, v8
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 32 x i16> %va to <vscale x 32 x half>
ret <vscale x 32 x half> %evec
}
define <vscale x 1 x half> @vsitofp_nxv1i32_nxv1f16(<vscale x 1 x i32> %va) {
-; RV32-LABEL: vsitofp_nxv1i32_nxv1f16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,mf4,ta,mu
-; RV32-NEXT: vfncvt.f.x.w v25, v8
-; RV32-NEXT: vmv1r.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv1i32_nxv1f16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,mf4,ta,mu
-; RV64-NEXT: vfncvt.f.x.w v25, v8
-; RV64-NEXT: vmv1r.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv1i32_nxv1f16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,mf4,ta,mu
+; CHECK-NEXT: vfncvt.f.x.w v25, v8
+; CHECK-NEXT: vmv1r.v v8, v25
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 1 x i32> %va to <vscale x 1 x half>
ret <vscale x 1 x half> %evec
}
define <vscale x 1 x half> @vuitofp_nxv1i32_nxv1f16(<vscale x 1 x i32> %va) {
-; RV32-LABEL: vuitofp_nxv1i32_nxv1f16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,mf4,ta,mu
-; RV32-NEXT: vfncvt.f.xu.w v25, v8
-; RV32-NEXT: vmv1r.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv1i32_nxv1f16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,mf4,ta,mu
-; RV64-NEXT: vfncvt.f.xu.w v25, v8
-; RV64-NEXT: vmv1r.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv1i32_nxv1f16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,mf4,ta,mu
+; CHECK-NEXT: vfncvt.f.xu.w v25, v8
+; CHECK-NEXT: vmv1r.v v8, v25
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 1 x i32> %va to <vscale x 1 x half>
ret <vscale x 1 x half> %evec
}
define <vscale x 1 x float> @vsitofp_nxv1i32_nxv1f32(<vscale x 1 x i32> %va) {
-; RV32-LABEL: vsitofp_nxv1i32_nxv1f32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
-; RV32-NEXT: vfcvt.f.x.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv1i32_nxv1f32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
-; RV64-NEXT: vfcvt.f.x.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv1i32_nxv1f32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
+; CHECK-NEXT: vfcvt.f.x.v v8, v8
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 1 x i32> %va to <vscale x 1 x float>
ret <vscale x 1 x float> %evec
}
define <vscale x 1 x float> @vuitofp_nxv1i32_nxv1f32(<vscale x 1 x i32> %va) {
-; RV32-LABEL: vuitofp_nxv1i32_nxv1f32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
-; RV32-NEXT: vfcvt.f.xu.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv1i32_nxv1f32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
-; RV64-NEXT: vfcvt.f.xu.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv1i32_nxv1f32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
+; CHECK-NEXT: vfcvt.f.xu.v v8, v8
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 1 x i32> %va to <vscale x 1 x float>
ret <vscale x 1 x float> %evec
}
define <vscale x 1 x double> @vsitofp_nxv1i32_nxv1f64(<vscale x 1 x i32> %va) {
-; RV32-LABEL: vsitofp_nxv1i32_nxv1f64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
-; RV32-NEXT: vfwcvt.f.x.v v25, v8
-; RV32-NEXT: vmv1r.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv1i32_nxv1f64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
-; RV64-NEXT: vfwcvt.f.x.v v25, v8
-; RV64-NEXT: vmv1r.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv1i32_nxv1f64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
+; CHECK-NEXT: vfwcvt.f.x.v v25, v8
+; CHECK-NEXT: vmv1r.v v8, v25
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 1 x i32> %va to <vscale x 1 x double>
ret <vscale x 1 x double> %evec
}
define <vscale x 1 x double> @vuitofp_nxv1i32_nxv1f64(<vscale x 1 x i32> %va) {
-; RV32-LABEL: vuitofp_nxv1i32_nxv1f64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
-; RV32-NEXT: vfwcvt.f.xu.v v25, v8
-; RV32-NEXT: vmv1r.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv1i32_nxv1f64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
-; RV64-NEXT: vfwcvt.f.xu.v v25, v8
-; RV64-NEXT: vmv1r.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv1i32_nxv1f64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
+; CHECK-NEXT: vfwcvt.f.xu.v v25, v8
+; CHECK-NEXT: vmv1r.v v8, v25
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 1 x i32> %va to <vscale x 1 x double>
ret <vscale x 1 x double> %evec
}
define <vscale x 2 x half> @vsitofp_nxv2i32_nxv2f16(<vscale x 2 x i32> %va) {
-; RV32-LABEL: vsitofp_nxv2i32_nxv2f16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,mf2,ta,mu
-; RV32-NEXT: vfncvt.f.x.w v25, v8
-; RV32-NEXT: vmv1r.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv2i32_nxv2f16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,mf2,ta,mu
-; RV64-NEXT: vfncvt.f.x.w v25, v8
-; RV64-NEXT: vmv1r.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv2i32_nxv2f16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,mf2,ta,mu
+; CHECK-NEXT: vfncvt.f.x.w v25, v8
+; CHECK-NEXT: vmv1r.v v8, v25
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 2 x i32> %va to <vscale x 2 x half>
ret <vscale x 2 x half> %evec
}
define <vscale x 2 x half> @vuitofp_nxv2i32_nxv2f16(<vscale x 2 x i32> %va) {
-; RV32-LABEL: vuitofp_nxv2i32_nxv2f16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,mf2,ta,mu
-; RV32-NEXT: vfncvt.f.xu.w v25, v8
-; RV32-NEXT: vmv1r.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv2i32_nxv2f16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,mf2,ta,mu
-; RV64-NEXT: vfncvt.f.xu.w v25, v8
-; RV64-NEXT: vmv1r.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv2i32_nxv2f16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,mf2,ta,mu
+; CHECK-NEXT: vfncvt.f.xu.w v25, v8
+; CHECK-NEXT: vmv1r.v v8, v25
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 2 x i32> %va to <vscale x 2 x half>
ret <vscale x 2 x half> %evec
}
define <vscale x 2 x float> @vsitofp_nxv2i32_nxv2f32(<vscale x 2 x i32> %va) {
-; RV32-LABEL: vsitofp_nxv2i32_nxv2f32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m1,ta,mu
-; RV32-NEXT: vfcvt.f.x.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv2i32_nxv2f32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m1,ta,mu
-; RV64-NEXT: vfcvt.f.x.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv2i32_nxv2f32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu
+; CHECK-NEXT: vfcvt.f.x.v v8, v8
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 2 x i32> %va to <vscale x 2 x float>
ret <vscale x 2 x float> %evec
}
define <vscale x 2 x float> @vuitofp_nxv2i32_nxv2f32(<vscale x 2 x i32> %va) {
-; RV32-LABEL: vuitofp_nxv2i32_nxv2f32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m1,ta,mu
-; RV32-NEXT: vfcvt.f.xu.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv2i32_nxv2f32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m1,ta,mu
-; RV64-NEXT: vfcvt.f.xu.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv2i32_nxv2f32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu
+; CHECK-NEXT: vfcvt.f.xu.v v8, v8
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 2 x i32> %va to <vscale x 2 x float>
ret <vscale x 2 x float> %evec
}
define <vscale x 2 x double> @vsitofp_nxv2i32_nxv2f64(<vscale x 2 x i32> %va) {
-; RV32-LABEL: vsitofp_nxv2i32_nxv2f64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m1,ta,mu
-; RV32-NEXT: vfwcvt.f.x.v v26, v8
-; RV32-NEXT: vmv2r.v v8, v26
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv2i32_nxv2f64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m1,ta,mu
-; RV64-NEXT: vfwcvt.f.x.v v26, v8
-; RV64-NEXT: vmv2r.v v8, v26
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv2i32_nxv2f64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu
+; CHECK-NEXT: vfwcvt.f.x.v v26, v8
+; CHECK-NEXT: vmv2r.v v8, v26
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 2 x i32> %va to <vscale x 2 x double>
ret <vscale x 2 x double> %evec
}
define <vscale x 2 x double> @vuitofp_nxv2i32_nxv2f64(<vscale x 2 x i32> %va) {
-; RV32-LABEL: vuitofp_nxv2i32_nxv2f64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m1,ta,mu
-; RV32-NEXT: vfwcvt.f.xu.v v26, v8
-; RV32-NEXT: vmv2r.v v8, v26
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv2i32_nxv2f64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m1,ta,mu
-; RV64-NEXT: vfwcvt.f.xu.v v26, v8
-; RV64-NEXT: vmv2r.v v8, v26
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv2i32_nxv2f64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu
+; CHECK-NEXT: vfwcvt.f.xu.v v26, v8
+; CHECK-NEXT: vmv2r.v v8, v26
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 2 x i32> %va to <vscale x 2 x double>
ret <vscale x 2 x double> %evec
}
define <vscale x 4 x half> @vsitofp_nxv4i32_nxv4f16(<vscale x 4 x i32> %va) {
-; RV32-LABEL: vsitofp_nxv4i32_nxv4f16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,m1,ta,mu
-; RV32-NEXT: vfncvt.f.x.w v25, v8
-; RV32-NEXT: vmv1r.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv4i32_nxv4f16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,m1,ta,mu
-; RV64-NEXT: vfncvt.f.x.w v25, v8
-; RV64-NEXT: vmv1r.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv4i32_nxv4f16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu
+; CHECK-NEXT: vfncvt.f.x.w v25, v8
+; CHECK-NEXT: vmv1r.v v8, v25
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 4 x i32> %va to <vscale x 4 x half>
ret <vscale x 4 x half> %evec
}
define <vscale x 4 x half> @vuitofp_nxv4i32_nxv4f16(<vscale x 4 x i32> %va) {
-; RV32-LABEL: vuitofp_nxv4i32_nxv4f16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,m1,ta,mu
-; RV32-NEXT: vfncvt.f.xu.w v25, v8
-; RV32-NEXT: vmv1r.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv4i32_nxv4f16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,m1,ta,mu
-; RV64-NEXT: vfncvt.f.xu.w v25, v8
-; RV64-NEXT: vmv1r.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv4i32_nxv4f16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu
+; CHECK-NEXT: vfncvt.f.xu.w v25, v8
+; CHECK-NEXT: vmv1r.v v8, v25
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 4 x i32> %va to <vscale x 4 x half>
ret <vscale x 4 x half> %evec
}
define <vscale x 4 x float> @vsitofp_nxv4i32_nxv4f32(<vscale x 4 x i32> %va) {
-; RV32-LABEL: vsitofp_nxv4i32_nxv4f32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m2,ta,mu
-; RV32-NEXT: vfcvt.f.x.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv4i32_nxv4f32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m2,ta,mu
-; RV64-NEXT: vfcvt.f.x.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv4i32_nxv4f32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m2,ta,mu
+; CHECK-NEXT: vfcvt.f.x.v v8, v8
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 4 x i32> %va to <vscale x 4 x float>
ret <vscale x 4 x float> %evec
}
define <vscale x 4 x float> @vuitofp_nxv4i32_nxv4f32(<vscale x 4 x i32> %va) {
-; RV32-LABEL: vuitofp_nxv4i32_nxv4f32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m2,ta,mu
-; RV32-NEXT: vfcvt.f.xu.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv4i32_nxv4f32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m2,ta,mu
-; RV64-NEXT: vfcvt.f.xu.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv4i32_nxv4f32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m2,ta,mu
+; CHECK-NEXT: vfcvt.f.xu.v v8, v8
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 4 x i32> %va to <vscale x 4 x float>
ret <vscale x 4 x float> %evec
}
define <vscale x 4 x double> @vsitofp_nxv4i32_nxv4f64(<vscale x 4 x i32> %va) {
-; RV32-LABEL: vsitofp_nxv4i32_nxv4f64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m2,ta,mu
-; RV32-NEXT: vfwcvt.f.x.v v28, v8
-; RV32-NEXT: vmv4r.v v8, v28
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv4i32_nxv4f64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m2,ta,mu
-; RV64-NEXT: vfwcvt.f.x.v v28, v8
-; RV64-NEXT: vmv4r.v v8, v28
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv4i32_nxv4f64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m2,ta,mu
+; CHECK-NEXT: vfwcvt.f.x.v v28, v8
+; CHECK-NEXT: vmv4r.v v8, v28
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 4 x i32> %va to <vscale x 4 x double>
ret <vscale x 4 x double> %evec
}
define <vscale x 4 x double> @vuitofp_nxv4i32_nxv4f64(<vscale x 4 x i32> %va) {
-; RV32-LABEL: vuitofp_nxv4i32_nxv4f64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m2,ta,mu
-; RV32-NEXT: vfwcvt.f.xu.v v28, v8
-; RV32-NEXT: vmv4r.v v8, v28
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv4i32_nxv4f64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m2,ta,mu
-; RV64-NEXT: vfwcvt.f.xu.v v28, v8
-; RV64-NEXT: vmv4r.v v8, v28
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv4i32_nxv4f64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m2,ta,mu
+; CHECK-NEXT: vfwcvt.f.xu.v v28, v8
+; CHECK-NEXT: vmv4r.v v8, v28
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 4 x i32> %va to <vscale x 4 x double>
ret <vscale x 4 x double> %evec
}
define <vscale x 8 x half> @vsitofp_nxv8i32_nxv8f16(<vscale x 8 x i32> %va) {
-; RV32-LABEL: vsitofp_nxv8i32_nxv8f16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,m2,ta,mu
-; RV32-NEXT: vfncvt.f.x.w v26, v8
-; RV32-NEXT: vmv2r.v v8, v26
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv8i32_nxv8f16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,m2,ta,mu
-; RV64-NEXT: vfncvt.f.x.w v26, v8
-; RV64-NEXT: vmv2r.v v8, v26
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv8i32_nxv8f16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,m2,ta,mu
+; CHECK-NEXT: vfncvt.f.x.w v26, v8
+; CHECK-NEXT: vmv2r.v v8, v26
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 8 x i32> %va to <vscale x 8 x half>
ret <vscale x 8 x half> %evec
}
define <vscale x 8 x half> @vuitofp_nxv8i32_nxv8f16(<vscale x 8 x i32> %va) {
-; RV32-LABEL: vuitofp_nxv8i32_nxv8f16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,m2,ta,mu
-; RV32-NEXT: vfncvt.f.xu.w v26, v8
-; RV32-NEXT: vmv2r.v v8, v26
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv8i32_nxv8f16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,m2,ta,mu
-; RV64-NEXT: vfncvt.f.xu.w v26, v8
-; RV64-NEXT: vmv2r.v v8, v26
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv8i32_nxv8f16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,m2,ta,mu
+; CHECK-NEXT: vfncvt.f.xu.w v26, v8
+; CHECK-NEXT: vmv2r.v v8, v26
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 8 x i32> %va to <vscale x 8 x half>
ret <vscale x 8 x half> %evec
}
define <vscale x 8 x float> @vsitofp_nxv8i32_nxv8f32(<vscale x 8 x i32> %va) {
-; RV32-LABEL: vsitofp_nxv8i32_nxv8f32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m4,ta,mu
-; RV32-NEXT: vfcvt.f.x.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv8i32_nxv8f32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m4,ta,mu
-; RV64-NEXT: vfcvt.f.x.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv8i32_nxv8f32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m4,ta,mu
+; CHECK-NEXT: vfcvt.f.x.v v8, v8
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 8 x i32> %va to <vscale x 8 x float>
ret <vscale x 8 x float> %evec
}
define <vscale x 8 x float> @vuitofp_nxv8i32_nxv8f32(<vscale x 8 x i32> %va) {
-; RV32-LABEL: vuitofp_nxv8i32_nxv8f32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m4,ta,mu
-; RV32-NEXT: vfcvt.f.xu.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv8i32_nxv8f32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m4,ta,mu
-; RV64-NEXT: vfcvt.f.xu.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv8i32_nxv8f32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m4,ta,mu
+; CHECK-NEXT: vfcvt.f.xu.v v8, v8
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 8 x i32> %va to <vscale x 8 x float>
ret <vscale x 8 x float> %evec
}
define <vscale x 8 x double> @vsitofp_nxv8i32_nxv8f64(<vscale x 8 x i32> %va) {
-; RV32-LABEL: vsitofp_nxv8i32_nxv8f64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m4,ta,mu
-; RV32-NEXT: vfwcvt.f.x.v v16, v8
-; RV32-NEXT: vmv8r.v v8, v16
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv8i32_nxv8f64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m4,ta,mu
-; RV64-NEXT: vfwcvt.f.x.v v16, v8
-; RV64-NEXT: vmv8r.v v8, v16
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv8i32_nxv8f64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m4,ta,mu
+; CHECK-NEXT: vfwcvt.f.x.v v16, v8
+; CHECK-NEXT: vmv8r.v v8, v16
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 8 x i32> %va to <vscale x 8 x double>
ret <vscale x 8 x double> %evec
}
define <vscale x 8 x double> @vuitofp_nxv8i32_nxv8f64(<vscale x 8 x i32> %va) {
-; RV32-LABEL: vuitofp_nxv8i32_nxv8f64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m4,ta,mu
-; RV32-NEXT: vfwcvt.f.xu.v v16, v8
-; RV32-NEXT: vmv8r.v v8, v16
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv8i32_nxv8f64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m4,ta,mu
-; RV64-NEXT: vfwcvt.f.xu.v v16, v8
-; RV64-NEXT: vmv8r.v v8, v16
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv8i32_nxv8f64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m4,ta,mu
+; CHECK-NEXT: vfwcvt.f.xu.v v16, v8
+; CHECK-NEXT: vmv8r.v v8, v16
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 8 x i32> %va to <vscale x 8 x double>
ret <vscale x 8 x double> %evec
}
define <vscale x 16 x half> @vsitofp_nxv16i32_nxv16f16(<vscale x 16 x i32> %va) {
-; RV32-LABEL: vsitofp_nxv16i32_nxv16f16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,m4,ta,mu
-; RV32-NEXT: vfncvt.f.x.w v28, v8
-; RV32-NEXT: vmv4r.v v8, v28
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv16i32_nxv16f16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,m4,ta,mu
-; RV64-NEXT: vfncvt.f.x.w v28, v8
-; RV64-NEXT: vmv4r.v v8, v28
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv16i32_nxv16f16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,m4,ta,mu
+; CHECK-NEXT: vfncvt.f.x.w v28, v8
+; CHECK-NEXT: vmv4r.v v8, v28
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 16 x i32> %va to <vscale x 16 x half>
ret <vscale x 16 x half> %evec
}
define <vscale x 16 x half> @vuitofp_nxv16i32_nxv16f16(<vscale x 16 x i32> %va) {
-; RV32-LABEL: vuitofp_nxv16i32_nxv16f16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e16,m4,ta,mu
-; RV32-NEXT: vfncvt.f.xu.w v28, v8
-; RV32-NEXT: vmv4r.v v8, v28
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv16i32_nxv16f16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e16,m4,ta,mu
-; RV64-NEXT: vfncvt.f.xu.w v28, v8
-; RV64-NEXT: vmv4r.v v8, v28
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv16i32_nxv16f16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e16,m4,ta,mu
+; CHECK-NEXT: vfncvt.f.xu.w v28, v8
+; CHECK-NEXT: vmv4r.v v8, v28
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 16 x i32> %va to <vscale x 16 x half>
ret <vscale x 16 x half> %evec
}
define <vscale x 16 x float> @vsitofp_nxv16i32_nxv16f32(<vscale x 16 x i32> %va) {
-; RV32-LABEL: vsitofp_nxv16i32_nxv16f32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m8,ta,mu
-; RV32-NEXT: vfcvt.f.x.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv16i32_nxv16f32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m8,ta,mu
-; RV64-NEXT: vfcvt.f.x.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv16i32_nxv16f32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m8,ta,mu
+; CHECK-NEXT: vfcvt.f.x.v v8, v8
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 16 x i32> %va to <vscale x 16 x float>
ret <vscale x 16 x float> %evec
}
define <vscale x 16 x float> @vuitofp_nxv16i32_nxv16f32(<vscale x 16 x i32> %va) {
-; RV32-LABEL: vuitofp_nxv16i32_nxv16f32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m8,ta,mu
-; RV32-NEXT: vfcvt.f.xu.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv16i32_nxv16f32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m8,ta,mu
-; RV64-NEXT: vfcvt.f.xu.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv16i32_nxv16f32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m8,ta,mu
+; CHECK-NEXT: vfcvt.f.xu.v v8, v8
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 16 x i32> %va to <vscale x 16 x float>
ret <vscale x 16 x float> %evec
}
define <vscale x 1 x half> @vsitofp_nxv1i64_nxv1f16(<vscale x 1 x i64> %va) {
-; RV32-LABEL: vsitofp_nxv1i64_nxv1f16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
-; RV32-NEXT: vfncvt.f.x.w v25, v8
-; RV32-NEXT: vsetvli zero, zero, e16,mf4,ta,mu
-; RV32-NEXT: vfncvt.f.f.w v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv1i64_nxv1f16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
-; RV64-NEXT: vfncvt.f.x.w v25, v8
-; RV64-NEXT: vsetvli zero, zero, e16,mf4,ta,mu
-; RV64-NEXT: vfncvt.f.f.w v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv1i64_nxv1f16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
+; CHECK-NEXT: vfncvt.f.x.w v25, v8
+; CHECK-NEXT: vsetvli zero, zero, e16,mf4,ta,mu
+; CHECK-NEXT: vfncvt.f.f.w v8, v25
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 1 x i64> %va to <vscale x 1 x half>
ret <vscale x 1 x half> %evec
}
define <vscale x 1 x half> @vuitofp_nxv1i64_nxv1f16(<vscale x 1 x i64> %va) {
-; RV32-LABEL: vuitofp_nxv1i64_nxv1f16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
-; RV32-NEXT: vfncvt.f.xu.w v25, v8
-; RV32-NEXT: vsetvli zero, zero, e16,mf4,ta,mu
-; RV32-NEXT: vfncvt.f.f.w v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv1i64_nxv1f16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
-; RV64-NEXT: vfncvt.f.xu.w v25, v8
-; RV64-NEXT: vsetvli zero, zero, e16,mf4,ta,mu
-; RV64-NEXT: vfncvt.f.f.w v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv1i64_nxv1f16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
+; CHECK-NEXT: vfncvt.f.xu.w v25, v8
+; CHECK-NEXT: vsetvli zero, zero, e16,mf4,ta,mu
+; CHECK-NEXT: vfncvt.f.f.w v8, v25
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 1 x i64> %va to <vscale x 1 x half>
ret <vscale x 1 x half> %evec
}
define <vscale x 1 x float> @vsitofp_nxv1i64_nxv1f32(<vscale x 1 x i64> %va) {
-; RV32-LABEL: vsitofp_nxv1i64_nxv1f32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
-; RV32-NEXT: vfncvt.f.x.w v25, v8
-; RV32-NEXT: vmv1r.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv1i64_nxv1f32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
-; RV64-NEXT: vfncvt.f.x.w v25, v8
-; RV64-NEXT: vmv1r.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv1i64_nxv1f32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
+; CHECK-NEXT: vfncvt.f.x.w v25, v8
+; CHECK-NEXT: vmv1r.v v8, v25
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 1 x i64> %va to <vscale x 1 x float>
ret <vscale x 1 x float> %evec
}
define <vscale x 1 x float> @vuitofp_nxv1i64_nxv1f32(<vscale x 1 x i64> %va) {
-; RV32-LABEL: vuitofp_nxv1i64_nxv1f32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
-; RV32-NEXT: vfncvt.f.xu.w v25, v8
-; RV32-NEXT: vmv1r.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv1i64_nxv1f32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
-; RV64-NEXT: vfncvt.f.xu.w v25, v8
-; RV64-NEXT: vmv1r.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv1i64_nxv1f32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,mf2,ta,mu
+; CHECK-NEXT: vfncvt.f.xu.w v25, v8
+; CHECK-NEXT: vmv1r.v v8, v25
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 1 x i64> %va to <vscale x 1 x float>
ret <vscale x 1 x float> %evec
}
define <vscale x 1 x double> @vsitofp_nxv1i64_nxv1f64(<vscale x 1 x i64> %va) {
-; RV32-LABEL: vsitofp_nxv1i64_nxv1f64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu
-; RV32-NEXT: vfcvt.f.x.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv1i64_nxv1f64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e64,m1,ta,mu
-; RV64-NEXT: vfcvt.f.x.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv1i64_nxv1f64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e64,m1,ta,mu
+; CHECK-NEXT: vfcvt.f.x.v v8, v8
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 1 x i64> %va to <vscale x 1 x double>
ret <vscale x 1 x double> %evec
}
define <vscale x 1 x double> @vuitofp_nxv1i64_nxv1f64(<vscale x 1 x i64> %va) {
-; RV32-LABEL: vuitofp_nxv1i64_nxv1f64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu
-; RV32-NEXT: vfcvt.f.xu.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv1i64_nxv1f64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e64,m1,ta,mu
-; RV64-NEXT: vfcvt.f.xu.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv1i64_nxv1f64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e64,m1,ta,mu
+; CHECK-NEXT: vfcvt.f.xu.v v8, v8
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 1 x i64> %va to <vscale x 1 x double>
ret <vscale x 1 x double> %evec
}
define <vscale x 2 x half> @vsitofp_nxv2i64_nxv2f16(<vscale x 2 x i64> %va) {
-; RV32-LABEL: vsitofp_nxv2i64_nxv2f16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m1,ta,mu
-; RV32-NEXT: vfncvt.f.x.w v25, v8
-; RV32-NEXT: vsetvli zero, zero, e16,mf2,ta,mu
-; RV32-NEXT: vfncvt.f.f.w v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv2i64_nxv2f16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m1,ta,mu
-; RV64-NEXT: vfncvt.f.x.w v25, v8
-; RV64-NEXT: vsetvli zero, zero, e16,mf2,ta,mu
-; RV64-NEXT: vfncvt.f.f.w v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv2i64_nxv2f16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu
+; CHECK-NEXT: vfncvt.f.x.w v25, v8
+; CHECK-NEXT: vsetvli zero, zero, e16,mf2,ta,mu
+; CHECK-NEXT: vfncvt.f.f.w v8, v25
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 2 x i64> %va to <vscale x 2 x half>
ret <vscale x 2 x half> %evec
}
define <vscale x 2 x half> @vuitofp_nxv2i64_nxv2f16(<vscale x 2 x i64> %va) {
-; RV32-LABEL: vuitofp_nxv2i64_nxv2f16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m1,ta,mu
-; RV32-NEXT: vfncvt.f.xu.w v25, v8
-; RV32-NEXT: vsetvli zero, zero, e16,mf2,ta,mu
-; RV32-NEXT: vfncvt.f.f.w v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv2i64_nxv2f16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m1,ta,mu
-; RV64-NEXT: vfncvt.f.xu.w v25, v8
-; RV64-NEXT: vsetvli zero, zero, e16,mf2,ta,mu
-; RV64-NEXT: vfncvt.f.f.w v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv2i64_nxv2f16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu
+; CHECK-NEXT: vfncvt.f.xu.w v25, v8
+; CHECK-NEXT: vsetvli zero, zero, e16,mf2,ta,mu
+; CHECK-NEXT: vfncvt.f.f.w v8, v25
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 2 x i64> %va to <vscale x 2 x half>
ret <vscale x 2 x half> %evec
}
define <vscale x 2 x float> @vsitofp_nxv2i64_nxv2f32(<vscale x 2 x i64> %va) {
-; RV32-LABEL: vsitofp_nxv2i64_nxv2f32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m1,ta,mu
-; RV32-NEXT: vfncvt.f.x.w v25, v8
-; RV32-NEXT: vmv1r.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv2i64_nxv2f32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m1,ta,mu
-; RV64-NEXT: vfncvt.f.x.w v25, v8
-; RV64-NEXT: vmv1r.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv2i64_nxv2f32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu
+; CHECK-NEXT: vfncvt.f.x.w v25, v8
+; CHECK-NEXT: vmv1r.v v8, v25
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 2 x i64> %va to <vscale x 2 x float>
ret <vscale x 2 x float> %evec
}
define <vscale x 2 x float> @vuitofp_nxv2i64_nxv2f32(<vscale x 2 x i64> %va) {
-; RV32-LABEL: vuitofp_nxv2i64_nxv2f32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m1,ta,mu
-; RV32-NEXT: vfncvt.f.xu.w v25, v8
-; RV32-NEXT: vmv1r.v v8, v25
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv2i64_nxv2f32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m1,ta,mu
-; RV64-NEXT: vfncvt.f.xu.w v25, v8
-; RV64-NEXT: vmv1r.v v8, v25
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv2i64_nxv2f32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu
+; CHECK-NEXT: vfncvt.f.xu.w v25, v8
+; CHECK-NEXT: vmv1r.v v8, v25
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 2 x i64> %va to <vscale x 2 x float>
ret <vscale x 2 x float> %evec
}
define <vscale x 2 x double> @vsitofp_nxv2i64_nxv2f64(<vscale x 2 x i64> %va) {
-; RV32-LABEL: vsitofp_nxv2i64_nxv2f64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e64,m2,ta,mu
-; RV32-NEXT: vfcvt.f.x.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv2i64_nxv2f64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e64,m2,ta,mu
-; RV64-NEXT: vfcvt.f.x.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv2i64_nxv2f64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e64,m2,ta,mu
+; CHECK-NEXT: vfcvt.f.x.v v8, v8
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 2 x i64> %va to <vscale x 2 x double>
ret <vscale x 2 x double> %evec
}
define <vscale x 2 x double> @vuitofp_nxv2i64_nxv2f64(<vscale x 2 x i64> %va) {
-; RV32-LABEL: vuitofp_nxv2i64_nxv2f64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e64,m2,ta,mu
-; RV32-NEXT: vfcvt.f.xu.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv2i64_nxv2f64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e64,m2,ta,mu
-; RV64-NEXT: vfcvt.f.xu.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv2i64_nxv2f64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e64,m2,ta,mu
+; CHECK-NEXT: vfcvt.f.xu.v v8, v8
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 2 x i64> %va to <vscale x 2 x double>
ret <vscale x 2 x double> %evec
}
define <vscale x 4 x half> @vsitofp_nxv4i64_nxv4f16(<vscale x 4 x i64> %va) {
-; RV32-LABEL: vsitofp_nxv4i64_nxv4f16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m2,ta,mu
-; RV32-NEXT: vfncvt.f.x.w v26, v8
-; RV32-NEXT: vsetvli zero, zero, e16,m1,ta,mu
-; RV32-NEXT: vfncvt.f.f.w v8, v26
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv4i64_nxv4f16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m2,ta,mu
-; RV64-NEXT: vfncvt.f.x.w v26, v8
-; RV64-NEXT: vsetvli zero, zero, e16,m1,ta,mu
-; RV64-NEXT: vfncvt.f.f.w v8, v26
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv4i64_nxv4f16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m2,ta,mu
+; CHECK-NEXT: vfncvt.f.x.w v26, v8
+; CHECK-NEXT: vsetvli zero, zero, e16,m1,ta,mu
+; CHECK-NEXT: vfncvt.f.f.w v8, v26
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 4 x i64> %va to <vscale x 4 x half>
ret <vscale x 4 x half> %evec
}
define <vscale x 4 x half> @vuitofp_nxv4i64_nxv4f16(<vscale x 4 x i64> %va) {
-; RV32-LABEL: vuitofp_nxv4i64_nxv4f16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m2,ta,mu
-; RV32-NEXT: vfncvt.f.xu.w v26, v8
-; RV32-NEXT: vsetvli zero, zero, e16,m1,ta,mu
-; RV32-NEXT: vfncvt.f.f.w v8, v26
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv4i64_nxv4f16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m2,ta,mu
-; RV64-NEXT: vfncvt.f.xu.w v26, v8
-; RV64-NEXT: vsetvli zero, zero, e16,m1,ta,mu
-; RV64-NEXT: vfncvt.f.f.w v8, v26
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv4i64_nxv4f16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m2,ta,mu
+; CHECK-NEXT: vfncvt.f.xu.w v26, v8
+; CHECK-NEXT: vsetvli zero, zero, e16,m1,ta,mu
+; CHECK-NEXT: vfncvt.f.f.w v8, v26
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 4 x i64> %va to <vscale x 4 x half>
ret <vscale x 4 x half> %evec
}
define <vscale x 4 x float> @vsitofp_nxv4i64_nxv4f32(<vscale x 4 x i64> %va) {
-; RV32-LABEL: vsitofp_nxv4i64_nxv4f32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m2,ta,mu
-; RV32-NEXT: vfncvt.f.x.w v26, v8
-; RV32-NEXT: vmv2r.v v8, v26
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv4i64_nxv4f32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m2,ta,mu
-; RV64-NEXT: vfncvt.f.x.w v26, v8
-; RV64-NEXT: vmv2r.v v8, v26
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv4i64_nxv4f32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m2,ta,mu
+; CHECK-NEXT: vfncvt.f.x.w v26, v8
+; CHECK-NEXT: vmv2r.v v8, v26
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 4 x i64> %va to <vscale x 4 x float>
ret <vscale x 4 x float> %evec
}
define <vscale x 4 x float> @vuitofp_nxv4i64_nxv4f32(<vscale x 4 x i64> %va) {
-; RV32-LABEL: vuitofp_nxv4i64_nxv4f32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m2,ta,mu
-; RV32-NEXT: vfncvt.f.xu.w v26, v8
-; RV32-NEXT: vmv2r.v v8, v26
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv4i64_nxv4f32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m2,ta,mu
-; RV64-NEXT: vfncvt.f.xu.w v26, v8
-; RV64-NEXT: vmv2r.v v8, v26
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv4i64_nxv4f32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m2,ta,mu
+; CHECK-NEXT: vfncvt.f.xu.w v26, v8
+; CHECK-NEXT: vmv2r.v v8, v26
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 4 x i64> %va to <vscale x 4 x float>
ret <vscale x 4 x float> %evec
}
define <vscale x 4 x double> @vsitofp_nxv4i64_nxv4f64(<vscale x 4 x i64> %va) {
-; RV32-LABEL: vsitofp_nxv4i64_nxv4f64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e64,m4,ta,mu
-; RV32-NEXT: vfcvt.f.x.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv4i64_nxv4f64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e64,m4,ta,mu
-; RV64-NEXT: vfcvt.f.x.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv4i64_nxv4f64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e64,m4,ta,mu
+; CHECK-NEXT: vfcvt.f.x.v v8, v8
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 4 x i64> %va to <vscale x 4 x double>
ret <vscale x 4 x double> %evec
}
define <vscale x 4 x double> @vuitofp_nxv4i64_nxv4f64(<vscale x 4 x i64> %va) {
-; RV32-LABEL: vuitofp_nxv4i64_nxv4f64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e64,m4,ta,mu
-; RV32-NEXT: vfcvt.f.xu.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv4i64_nxv4f64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e64,m4,ta,mu
-; RV64-NEXT: vfcvt.f.xu.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv4i64_nxv4f64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e64,m4,ta,mu
+; CHECK-NEXT: vfcvt.f.xu.v v8, v8
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 4 x i64> %va to <vscale x 4 x double>
ret <vscale x 4 x double> %evec
}
define <vscale x 8 x half> @vsitofp_nxv8i64_nxv8f16(<vscale x 8 x i64> %va) {
-; RV32-LABEL: vsitofp_nxv8i64_nxv8f16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m4,ta,mu
-; RV32-NEXT: vfncvt.f.x.w v28, v8
-; RV32-NEXT: vsetvli zero, zero, e16,m2,ta,mu
-; RV32-NEXT: vfncvt.f.f.w v8, v28
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv8i64_nxv8f16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m4,ta,mu
-; RV64-NEXT: vfncvt.f.x.w v28, v8
-; RV64-NEXT: vsetvli zero, zero, e16,m2,ta,mu
-; RV64-NEXT: vfncvt.f.f.w v8, v28
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv8i64_nxv8f16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m4,ta,mu
+; CHECK-NEXT: vfncvt.f.x.w v28, v8
+; CHECK-NEXT: vsetvli zero, zero, e16,m2,ta,mu
+; CHECK-NEXT: vfncvt.f.f.w v8, v28
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 8 x i64> %va to <vscale x 8 x half>
ret <vscale x 8 x half> %evec
}
define <vscale x 8 x half> @vuitofp_nxv8i64_nxv8f16(<vscale x 8 x i64> %va) {
-; RV32-LABEL: vuitofp_nxv8i64_nxv8f16:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m4,ta,mu
-; RV32-NEXT: vfncvt.f.xu.w v28, v8
-; RV32-NEXT: vsetvli zero, zero, e16,m2,ta,mu
-; RV32-NEXT: vfncvt.f.f.w v8, v28
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv8i64_nxv8f16:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m4,ta,mu
-; RV64-NEXT: vfncvt.f.xu.w v28, v8
-; RV64-NEXT: vsetvli zero, zero, e16,m2,ta,mu
-; RV64-NEXT: vfncvt.f.f.w v8, v28
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv8i64_nxv8f16:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m4,ta,mu
+; CHECK-NEXT: vfncvt.f.xu.w v28, v8
+; CHECK-NEXT: vsetvli zero, zero, e16,m2,ta,mu
+; CHECK-NEXT: vfncvt.f.f.w v8, v28
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 8 x i64> %va to <vscale x 8 x half>
ret <vscale x 8 x half> %evec
}
define <vscale x 8 x float> @vsitofp_nxv8i64_nxv8f32(<vscale x 8 x i64> %va) {
-; RV32-LABEL: vsitofp_nxv8i64_nxv8f32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m4,ta,mu
-; RV32-NEXT: vfncvt.f.x.w v28, v8
-; RV32-NEXT: vmv4r.v v8, v28
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv8i64_nxv8f32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m4,ta,mu
-; RV64-NEXT: vfncvt.f.x.w v28, v8
-; RV64-NEXT: vmv4r.v v8, v28
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv8i64_nxv8f32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m4,ta,mu
+; CHECK-NEXT: vfncvt.f.x.w v28, v8
+; CHECK-NEXT: vmv4r.v v8, v28
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 8 x i64> %va to <vscale x 8 x float>
ret <vscale x 8 x float> %evec
}
define <vscale x 8 x float> @vuitofp_nxv8i64_nxv8f32(<vscale x 8 x i64> %va) {
-; RV32-LABEL: vuitofp_nxv8i64_nxv8f32:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e32,m4,ta,mu
-; RV32-NEXT: vfncvt.f.xu.w v28, v8
-; RV32-NEXT: vmv4r.v v8, v28
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv8i64_nxv8f32:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e32,m4,ta,mu
-; RV64-NEXT: vfncvt.f.xu.w v28, v8
-; RV64-NEXT: vmv4r.v v8, v28
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv8i64_nxv8f32:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e32,m4,ta,mu
+; CHECK-NEXT: vfncvt.f.xu.w v28, v8
+; CHECK-NEXT: vmv4r.v v8, v28
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 8 x i64> %va to <vscale x 8 x float>
ret <vscale x 8 x float> %evec
}
define <vscale x 8 x double> @vsitofp_nxv8i64_nxv8f64(<vscale x 8 x i64> %va) {
-; RV32-LABEL: vsitofp_nxv8i64_nxv8f64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e64,m8,ta,mu
-; RV32-NEXT: vfcvt.f.x.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vsitofp_nxv8i64_nxv8f64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e64,m8,ta,mu
-; RV64-NEXT: vfcvt.f.x.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vsitofp_nxv8i64_nxv8f64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e64,m8,ta,mu
+; CHECK-NEXT: vfcvt.f.x.v v8, v8
+; CHECK-NEXT: ret
%evec = sitofp <vscale x 8 x i64> %va to <vscale x 8 x double>
ret <vscale x 8 x double> %evec
}
define <vscale x 8 x double> @vuitofp_nxv8i64_nxv8f64(<vscale x 8 x i64> %va) {
-; RV32-LABEL: vuitofp_nxv8i64_nxv8f64:
-; RV32: # %bb.0:
-; RV32-NEXT: vsetvli a0, zero, e64,m8,ta,mu
-; RV32-NEXT: vfcvt.f.xu.v v8, v8
-; RV32-NEXT: ret
-;
-; RV64-LABEL: vuitofp_nxv8i64_nxv8f64:
-; RV64: # %bb.0:
-; RV64-NEXT: vsetvli a0, zero, e64,m8,ta,mu
-; RV64-NEXT: vfcvt.f.xu.v v8, v8
-; RV64-NEXT: ret
+; CHECK-LABEL: vuitofp_nxv8i64_nxv8f64:
+; CHECK: # %bb.0:
+; CHECK-NEXT: vsetvli a0, zero, e64,m8,ta,mu
+; CHECK-NEXT: vfcvt.f.xu.v v8, v8
+; CHECK-NEXT: ret
%evec = uitofp <vscale x 8 x i64> %va to <vscale x 8 x double>
ret <vscale x 8 x double> %evec
}
More information about the llvm-commits
mailing list