<div dir="ltr">Hi,<br><br>I am going to be starting work on implementing LLDB support for AArch64/Arm64 scalable vector extension (SVE) in coming weeks. For a quick walk through of SVE please read through this doc here: <a href="https://www.kernel.org/doc/Documentation/arm64/sve.txt">https://www.kernel.org/doc/Documentation/arm64/sve.txt</a><br><br>In summary it allows hardware¬†+ kernel¬†which support SVE to have variable vector register lengths which can be configured as per system requirements on per process or thread basis. <br><br>I have been informed that there might be some downstream patches and I would like to collaborate with anyone who is willing to contribute their completed or in-progress work.<div><br></div><div>I would also like to open a discussion on how we can implement variable length registers in LLDB and what could be the consequences of those changes.<br><br>Looking forward to hearing from the community.<br><br>Thanks!<br><br>--<br>Omair Javaid<br><a href="http://www.linaro.org">www.linaro.org</a> <div><br></div></div></div>