<div dir="ltr"><div>CC </div><div class="gmail_quote"><div dir="ltr" class="gmail_attr">陆旭凡 <<a href="mailto:luxufan981014@gmail.com">luxufan981014@gmail.com</a>> 于2021年6月28日周一 上午10:04写道：<br></div><blockquote class="gmail_quote" style="margin:0px 0px 0px 0.8ex;border-left:1px solid rgb(204,204,204);padding-left:1ex"><div dir="ltr">Hello everyone. RVV 0.10 is now supported on the upstream LLVM RISC-V backend. However, because some RISC-V-based chip manufacturers chose RVV 0.71 version as the vector extension at the beginning, and a large number of chips that supported RVV 0.71 version are taped out. So can the community explore a way or framework to support different versions of RVV?<br>Best wishes.<br></div>
</blockquote></div></div>