<div dir="ltr">Hi there,<div>I'm trying to model multiple-issue in an ARM subtarget. This micro-architecture expects that some instruction pairs are allowed to be issued together, but not in the reverse order (i.g. shift+mov can be multiple-issued, but no multiple-issue for mov+shift).</div><div><br></div><div>Currently I have not found any solution yet to model this behaviour. Is there any known solution that allows to model the multiple-issue for specific pairs of instructions?</div><div><br></div><div>Thanks in advance.</div></div>