<div dir="ltr">Unlimited number of registers in PTX ISA means there is no any meaningful register allocation at all. That is, it makes no sense trying to limit something, which does not exist. NVPTX is lowered further by ptxas into physical registers, but it is out of the scope of LLVM.<div><br></div><div>Kind regards,</div><div>- Dmitry.</div><div><br></div></div><br><div class="gmail_quote"><div dir="ltr" class="gmail_attr">пн, 16 дек. 2019 г. в 17:29, CoffeeBeforeArch via llvm-dev <<a href="mailto:llvm-dev@lists.llvm.org">llvm-dev@lists.llvm.org</a>>:<br></div><blockquote class="gmail_quote" style="margin:0px 0px 0px 0.8ex;border-left:1px solid rgb(204,204,204);padding-left:1ex"><div dir="ltr"><div>Hi all,</div><div><br></div><div>I'm primarily a hardware person but would like to do some compiler-architecture co-design research. Are there any good references for the NVPTX backend? I'd like to change that backend to have a limited number of physical registers rather than an unlimited number of virtual ones (for more realistic modeling in a uarch simulator).</div><div><br></div><div>Being able to do register allocation and other optimizations on the virtual ISA (PTX) would be incredibly useful to the research community.<br></div><div><br></div><div>Thanks in advance,</div><div><br></div><div>--Nick<br></div></div>
_______________________________________________<br>
LLVM Developers mailing list<br>
<a href="mailto:llvm-dev@lists.llvm.org" target="_blank">llvm-dev@lists.llvm.org</a><br>
<a href="https://lists.llvm.org/cgi-bin/mailman/listinfo/llvm-dev" rel="noreferrer" target="_blank">https://lists.llvm.org/cgi-bin/mailman/listinfo/llvm-dev</a><br>
</blockquote></div>