<div dir="ltr"><div>Hi all,</div><div><br></div><div>I'm primarily a hardware person but would like to do some compiler-architecture co-design research. Are there any good references for the NVPTX backend? I'd like to change that backend to have a limited number of physical registers rather than an unlimited number of virtual ones (for more realistic modeling in a uarch simulator).</div><div><br></div><div>Being able to do register allocation and other optimizations on the virtual ISA (PTX) would be incredibly useful to the research community.<br></div><div><br></div><div>Thanks in advance,</div><div><br></div><div>--Nick<br></div></div>