<div dir="auto">Instruction latency is target-dependent, so midend IR does not have it. Latencies can be found in instruction scheduling DAGs, although be aware that they are local (I.e., per basic block).<div dir="auto"><br></div><div dir="auto">Best,</div><div dir="auto">Alexey</div></div><br><div class="gmail_quote"><div dir="ltr" class="gmail_attr">On Thu., Oct. 10, 2019, 12:27 a.m. 이수연 via llvm-dev, <<a href="mailto:llvm-dev@lists.llvm.org">llvm-dev@lists.llvm.org</a>> wrote:<br></div><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><div dir="ltr">I'm looking for the method to print out the Data Flow Graph(DFG) which has edges labeled with latency.<div>Is it possible to generate it from LLVM IR?</div></div>
_______________________________________________<br>
LLVM Developers mailing list<br>
<a href="mailto:llvm-dev@lists.llvm.org" target="_blank" rel="noreferrer">llvm-dev@lists.llvm.org</a><br>
<a href="https://lists.llvm.org/cgi-bin/mailman/listinfo/llvm-dev" rel="noreferrer noreferrer" target="_blank">https://lists.llvm.org/cgi-bin/mailman/listinfo/llvm-dev</a><br>
</blockquote></div>