<div dir="ltr"><div dir="ltr">On Mon, Mar 18, 2019 at 5:26 PM Bruce Hoult via llvm-dev <<a href="mailto:llvm-dev@lists.llvm.org">llvm-dev@lists.llvm.org</a>> wrote:<br></div><div class="gmail_quote"><blockquote class="gmail_quote" style="margin:0px 0px 0px 0.8ex;border-left:1px solid rgb(204,204,204);padding-left:1ex">Three ISAs at present:<br>
<br>
- SVE in Aarch64<br>
- MVE in ARM Cortex-M (quite different from SVE)<br>
- RVV in RISC-V<br>
<br>
It would not surprise me if other ISAs implement similar vector<br>
extensions in future.<br></blockquote><div>We're planning on implementing scalable vector support in the SimpleV ISA extension as well. Admittedly, we will most likely need additional IR modifications (allowing vectors of vectors), but I think having scalable vector support already built in will help greatly.</div><div><br></div><div>Jacob Lifshay</div></div></div>