<div dir="ltr">Hi,<div><br></div><div>We are using a vector_insert in our target, to describe an instruction performing a lane-load of a vector register as:</div><div><br></div><div>set $dstReg, (vector_insert $dstReg, (load $addr)), imm:$lane)<br></div><div><br></div><div>However, this means that the dstReg is also marked as used in the instruction, which we do not want. We can do a direct lane-load to a part of the vector register without disturbing the rest, and hence would like to do a subregister-load. </div><div><br></div><div>Is there a way to achieve that? </div><div><br></div><div>Best regards</div><div>Saurabh</div></div>