<div dir="ltr">Thanks for the info - and great news that non-octet bytes may soon be in a supported target (a perennial if infrequent question on this list)<div><br></div><div>/Tyro</div></div><div class="gmail_extra"><br><div class="gmail_quote">On Thu, Feb 2, 2017 at 12:57 PM, Ed Jones <span dir="ltr"><<a href="mailto:ed.jones@embecosm.com" target="_blank">ed.jones@embecosm.com</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">We are still working on AAP, and I have been intermittently updating<br>
the patches merging in changes from upstream. The backend in the<br>
submitted patches has all of the basic functionality we need, so there<br>
haven't been many changes to make to it other than fixing bugs and<br>
making changes suggested by reviewers.<br>
<br>
The AAP in the patches is quite simple, but our aim is to add<br>
interesting features over time to improve generic LLVM. For example,<br>
at the moment I am experimenting with changing AAP to add support for<br>
non-octet chars (making the smallest addressable unit a 16-bit word).<br>
This won't go in the initial patches but will build on AAP.<br>
<br>
As for your architecture question:<br>
<br>
The diagram is misleading. We actually only have one 64kB data memory<br>
and one 16MW code memory, and instructions can only access the data<br>
memory. I'll get the diagram fixed.<br>
<br>
Thanks,<br>
Ed<br>
<br>
On 1 February 2017 at 01:07, Tyro Software via llvm-dev<br>
<div><div class="h5"><<a href="mailto:llvm-dev@lists.llvm.org">llvm-dev@lists.llvm.org</a>> wrote:<br>
> The initial proposal to include AAP in LLVM met with some concern that it<br>
> would be actively maintained (thread from<br>
> <a href="http://lists.llvm.org/pipermail/llvm-dev/2016-August/103807.html" rel="noreferrer" target="_blank">http://lists.llvm.org/<wbr>pipermail/llvm-dev/2016-<wbr>August/103807.html</a> ), and<br>
> after some review activity seemingly went quiet (although review code has<br>
> been updated quite recently). Is AAP likely to land any time soon?<br>
><br>
> Also an AAP architecture question (possibly the wrong forum, though<br>
> evidently the AAP authors follow this list) - the architecture presentation<br>
> ( <a href="http://www.embecosm.com/appnotes/ean13/ean13.pdf" rel="noreferrer" target="_blank">http://www.embecosm.com/<wbr>appnotes/ean13/ean13.pdf</a> ) shows in fig 2.1<br>
> multiple 16-bit-address data memory stores, seemingly with overlapping<br>
> address ranges (0000-FFFF). How is a data store selected, e.g. for use with<br>
> subsequent LDB/STB?<br>
><br>
</div></div>> ______________________________<wbr>_________________<br>
> LLVM Developers mailing list<br>
> <a href="mailto:llvm-dev@lists.llvm.org">llvm-dev@lists.llvm.org</a><br>
> <a href="http://lists.llvm.org/cgi-bin/mailman/listinfo/llvm-dev" rel="noreferrer" target="_blank">http://lists.llvm.org/cgi-bin/<wbr>mailman/listinfo/llvm-dev</a><br>
><br>
</blockquote></div><br></div>