<div dir="ltr">You need to say what kind of code representation you are talking about.<div><br></div><div>LLVM IR always uses pure loads and stores to or from virtual (unlimited) registers.</div><div><br></div><div>Code generated for RISC architectures such as ARM or PowerPC always uses pure loads and stores, as that is all they have.</div><div><br></div><div>Code generated for CISC architectures such as x86 combines loads and stores with arithmetic instructions when appropriate.</div></div><div class="gmail_extra"><br><div class="gmail_quote">On Wed, Sep 7, 2016 at 4:02 PM, Mohammad Norouzi via llvm-dev <span dir="ltr"><<a href="mailto:llvm-dev@lists.llvm.org" target="_blank">llvm-dev@lists.llvm.org</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><div dir="ltr"><div><div><div>Hi everyone,<br><br></div>I was wondering how memory is accessed after optimizing the code. In other words, are memory accesses done via load and store instructions even at optimization level O2 or other instructions (can) access memory too?<br><br></div>Best,<br></div>Mohammad<br></div>
<br>______________________________<wbr>_________________<br>
LLVM Developers mailing list<br>
<a href="mailto:llvm-dev@lists.llvm.org">llvm-dev@lists.llvm.org</a><br>
<a href="http://lists.llvm.org/cgi-bin/mailman/listinfo/llvm-dev" rel="noreferrer" target="_blank">http://lists.llvm.org/cgi-bin/<wbr>mailman/listinfo/llvm-dev</a><br>
<br></blockquote></div><br></div>