
<html><body><p>Hi all,<br><br>I'm currently investigating a bug which is causing an assert to fail in lib/CodeGen/SelectionDAG/ScheduleDAGRRList.cpp. See <a href="https://llvm.org/bugs/show_bug.cgi?id=28753">https://llvm.org/bugs/show_bug.cgi?id=28753</a> for repro information.<br><br>To my knowledge, this problem only occurs with the SystemZ target. I'm trying to determine whether the issue is the result of an edge case in the scheduling code itself, or if it's a SystemZ target problem. However, I'm unfamiliar with the scheduling code, so I'm not entirely certain what the correct behaviour is.<br><br>My rough understanding of the problem is that, while attempting to pick a node to schedule, we're running out of candidates (in ScheduleDAGRRList::PickNodeToScheduleBottomUp). This causes us to try to copy a node, and in the process, we call getPhysicalRegisterVT. This function asserts that the MCInstrDesc associated with the node will have ImplicitDefs, but in our case, it does not.<br><br>In short: does this seem to be a problem of missing information in the MCInstrDesc, or should we not have arrived at that assert in the first place?<br><br>Thanks,<br><br><font face="Courier New">- Elliot</font><BR>

</body></html>