<div dir="ltr">Hi everyone,<div><br></div><div>I wonder if why acquire loads (atomic accesses) are compiled to PowerPC as `load+lwsync`, which is stronger than what is known to be sound: `load+ctrl+isync`.  The relevant code section is: <a href="https://github.com/llvm-mirror/llvm/blob/master/lib/Target/PowerPC/PPCISelLowering.cpp#L8374">https://github.com/llvm-mirror/llvm/blob/master/lib/Target/PowerPC/PPCISelLowering.cpp#L8374</a></div><div><br></div><div>Note that the compiler writers recognized this issue, and there is a comment on it in the above code section.  But I would like to know if there are more discussions on this issue.  Specifically, I would like to know if the current compilation scheme is intentionally used.  Otherwise, I want to make a patch that weakens the compilation scheme of acquire loads.</div><div><br></div><div>Thank you,</div><div>Jeehoon</div><div><div><br></div>-- <br><div class="gmail_signature" data-smartmail="gmail_signature"><div dir="ltr"><a href="http://sf.snu.ac.kr/jeehoon.kang" target="_blank">Jeehoon Kang (Ph.D. student)</a><div><a href="http://sf.snu.ac.kr" target="_blank">Software Foundations Laboratory</a><div><a href="http://www.snu.ac.kr" target="_blank">Seoul National University</a></div></div></div></div>
</div></div>