<div dir="ltr"><br><div class="gmail_extra"><br><div class="gmail_quote">On Mon, May 16, 2016 at 3:11 AM, Martin J. O'Riordan via llvm-dev <span dir="ltr"><<a href="mailto:llvm-dev@lists.llvm.org" target="_blank">llvm-dev@lists.llvm.org</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><div lang="EN-IE" link="blue" vlink="purple"><div><p class="MsoNormal"><span style="font-family:"Book Antiqua","serif";color:#1f497d">This would be really cool.  We have several instructions that perform horizontal vector operations, and have to use built-ins to select them as there is no easy way of expressing them in a TD file.  Some like SUM for a ‘</span><span style="font-family:"Courier New";color:black">v4i32</span><span style="font-family:"Book Antiqua","serif";color:#1f497d">’ are easy enough to express with a pattern fragment,</span></p></div></div></blockquote><div>Do you mind sharing how to do it with a pattern fragment? I'm not new to TD files but all the work I've done was very simple.  <br></div><div><br></div><div> </div><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><div lang="EN-IE" link="blue" vlink="purple"><div><p class="MsoNormal"><span style="font-family:"Book Antiqua","serif";color:#1f497d"> SUM ‘</span><span style="font-family:"Courier New";color:black">v8i16</span><span style="font-family:"Book Antiqua","serif";color:#1f497d">’ takes TableGen a long time to compute, but SUM ‘</span><span style="font-family:"Courier New";color:black">v16i8</span><span style="font-family:"Book Antiqua","serif";color:#1f497d">’ resulted in TableGen disappearing into itself for hours trying to reduce the patterns before I gave up and cancelled it.<u></u><u></u></span></p><p class="MsoNormal"><span style="font-family:"Book Antiqua","serif";color:#1f497d"><u></u> <u></u></span></p><p class="MsoNormal"><span style="font-family:"Book Antiqua","serif";color:#1f497d">If there were ISD nodes for these, then it would be far simpler to express in TableGen, and also, the pattern fragments only match a very specific form of IR to the desired instruction.<u></u><u></u></span></p><p class="MsoNormal"><span style="font-family:"Book Antiqua","serif";color:#1f497d"><u></u> <u></u></span></p><p class="MsoNormal"><span style="font-family:"Book Antiqua","serif";color:#1f497d">The horizontal operations are particularly useful for finalising a vectorised operation - for example I may want to compute the scalar MAX, MIN or SUM of a large number of items.  If the number of items is divisible by the vector lanes (e.g. 4, 8, or 16 in our case), then 4, 8 or 16 at a time can be computed using normal vector operation, and then the final scalar value can be computed using a single horizontal operation.<u></u><u></u></span></p><p class="MsoNormal"><span style="font-family:"Book Antiqua","serif";color:#1f497d"><u></u> <u></u></span></p><p class="MsoNormal"><span style="font-family:"Book Antiqua","serif";color:#1f497d">            MartinO<u></u><u></u></span></p><p class="MsoNormal"><span style="font-family:"Book Antiqua","serif";color:#1f497d"><u></u> <u></u></span></p><p class="MsoNormal"><b><span lang="EN-US" style="font-size:11.0pt;font-family:"Calibri","sans-serif"">From:</span></b><span lang="EN-US" style="font-size:11.0pt;font-family:"Calibri","sans-serif""> llvm-dev [mailto:<a href="mailto:llvm-dev-bounces@lists.llvm.org" target="_blank">llvm-dev-bounces@lists.llvm.org</a>] <b>On Behalf Of </b>Chandler Carruth via llvm-dev<br><b>Sent:</b> 16 May 2016 2:16<br><b>To:</b> Shahid, Asghar-ahmad; Rail Shafigulin; llvm-dev; Hal Finkel</span></p><div><div class="h5"><br><b>Subject:</b> Re: [llvm-dev] sum elements in the vector<u></u><u></u></div></div><p></p><div><div class="h5"><p class="MsoNormal"><u></u> <u></u></p><div><p class="MsoNormal">I'm starting to think we should directly implement horizontal operations on vector types.<u></u><u></u></p><div><p class="MsoNormal"><u></u> <u></u></p></div><div><div><p class="MsoNormal">My suspicion is that coming up with a nice model for this would help us a lot with things like:<u></u><u></u></p></div><div><p class="MsoNormal">- Idiom recognition of reduction patterns that use horizontal arithmetic<u></u><u></u></p></div><div><p class="MsoNormal">- Ability to use horizontal operations in SLPVectorizer<u></u><u></u></p></div><div><p class="MsoNormal">- Significantly easier cost modeling of vectorizing loops with reductions in LoopVectorize<u></u><u></u></p></div><div><p class="MsoNormal">- Other things I've not thought of?<u></u><u></u></p></div><div><p class="MsoNormal"><br><span style="font-family:"Helvetica","sans-serif""> Curious what others think?</span><u></u><u></u></p></div></div><div><p class="MsoNormal"><u></u> <u></u></p></div><div><p class="MsoNormal"><span style="font-family:"Helvetica","sans-serif"">-Chandler</span><u></u><u></u></p></div><p class="MsoNormal"><u></u> <u></u></p><div><div><p class="MsoNormal">On Wed, May 11, 2016 at 10:07 PM Shahid, Asghar-ahmad via llvm-dev <<a href="mailto:llvm-dev@lists.llvm.org" target="_blank">llvm-dev@lists.llvm.org</a>> wrote:<u></u><u></u></p></div><blockquote style="border:none;border-left:solid #cccccc 1.0pt;padding:0cm 0cm 0cm 6.0pt;margin-left:4.8pt;margin-right:0cm"><div><div><p class="MsoNormal"><span lang="EN-US" style="font-size:11.0pt;font-family:"Calibri","sans-serif";color:#1f497d">></span><span lang="EN-US"> why in order to add this particular instruction (sum elements in a vector) I need to add an insrinsic?<u></u><u></u></span></p></div></div><div><div><p class="MsoNormal"><span lang="EN-US">Adding intrinsic is not the only way, it is one of the way and user WILL-NOT be required to invoke<u></u><u></u></span></p><p class="MsoNormal"><span lang="EN-US">It specifically.<u></u><u></u></span></p><p class="MsoNormal"><span lang="EN-US"> <u></u><u></u></span></p><p class="MsoNormal"><span lang="EN-US">Currently LLVM does not have any instruction to directly represent “sum of elements in a vector” and<u></u><u></u></span></p><p class="MsoNormal"><span lang="EN-US">generate your particular instruction.However, you can do it without intrinsic by pattern matching the<u></u><u></u></span></p><p class="MsoNormal"><span lang="EN-US">LLVM-IRs representing “sum of elements in vector” to your particular instruction in DAGCombiner.<u></u><u></u></span></p><p class="MsoNormal"><span lang="EN-US"> <u></u><u></u></span></p><p class="MsoNormal"><span lang="EN-US">Regards,<u></u><u></u></span></p><p class="MsoNormal"><span lang="EN-US">Shahid<u></u><u></u></span></p><p class="MsoNormal"><span lang="EN-US" style="font-size:11.0pt;font-family:"Calibri","sans-serif";color:#1f497d"> </span><span lang="EN-US"><u></u><u></u></span></p><p class="MsoNormal"><span lang="EN-US" style="font-size:11.0pt;font-family:"Calibri","sans-serif";color:#1f497d"> </span><span lang="EN-US"><u></u><u></u></span></p><div style="border:none;border-left:solid blue 1.5pt;padding:0cm 0cm 0cm 4.0pt"><div><div style="border:none;border-top:solid #b5c4df 1.0pt;padding:3.0pt 0cm 0cm 0cm"><p class="MsoNormal"><b><span lang="EN-US" style="font-size:10.0pt;font-family:"Tahoma","sans-serif"">From:</span></b><span lang="EN-US" style="font-size:10.0pt;font-family:"Tahoma","sans-serif""> Rail Shafigulin [mailto:<a href="mailto:rail@esenciatech.com" target="_blank">rail@esenciatech.com</a>] <br><b>Sent:</b> Monday, May 09, 2016 11:59 PM<br><b>To:</b> Shahid, Asghar-ahmad; llvm-dev<br><b>Cc:</b> Das, Dibyendu</span><span lang="EN-US"><u></u><u></u></span></p></div></div></div></div></div><div><div><div style="border:none;border-left:solid blue 1.5pt;padding:0cm 0cm 0cm 4.0pt"><div><div style="border:none;border-top:solid #b5c4df 1.0pt;padding:3.0pt 0cm 0cm 0cm"><p class="MsoNormal"><span lang="EN-US" style="font-size:10.0pt;font-family:"Tahoma","sans-serif""><br><b>Subject:</b> Re: [llvm-dev] sum elements in the vector</span><span lang="EN-US"><u></u><u></u></span></p></div></div></div></div></div><div><div><div style="border:none;border-left:solid blue 1.5pt;padding:0cm 0cm 0cm 4.0pt"><p class="MsoNormal"><span lang="EN-US"> <u></u><u></u></span></p><div><p class="MsoNormal"><span lang="EN-US">I'm a little confused. Here is why.<u></u><u></u></span></p><div><p class="MsoNormal"><span lang="EN-US"> <u></u><u></u></span></p></div><div><p class="MsoNormal"><span lang="EN-US">I was able to add a vector add instruction to my target without using any intrinsics and without adding any new instructions to LLVM. So here is my question: how come I managed to add a new vector instruction without adding an intrinsic and why in order to add this particular instruction (sum elements in a vector) I need to add an insrinsic?<u></u><u></u></span></p></div><div><p class="MsoNormal"><span lang="EN-US"> <u></u><u></u></span></p></div><div><p class="MsoNormal"><span lang="EN-US">Another question that I have is whether compiler will be able to target this new instruction (sum elements in a vector) if it is implemented as an intrinsic or the user will have to specifically invoke an instrinsic.<u></u><u></u></span></p></div><div><p class="MsoNormal"><span lang="EN-US"> <u></u><u></u></span></p></div><div><p class="MsoNormal"><span lang="EN-US">Pardon if questions seem dumb, I'm still learning things.<u></u><u></u></span></p></div><div><p class="MsoNormal"><span lang="EN-US"> <u></u><u></u></span></p></div><div><p class="MsoNormal"><span lang="EN-US">Any help is appreciated. <u></u><u></u></span></p></div></div><div><p class="MsoNormal"><span lang="EN-US"> <u></u><u></u></span></p><div><p class="MsoNormal"><span lang="EN-US">On Fri, May 6, 2016 at 1:51 PM, Rail Shafigulin <<a href="mailto:rail@esenciatech.com" target="_blank">rail@esenciatech.com</a>> wrote:<u></u><u></u></span></p><div><p class="MsoNormal"><span lang="EN-US">Thanks for the reply. These steps will add an instruction as an intrinsic. Is it possible to add an actual new instruction so that a compiler could target it during an optimization? How hard is it to do it? Is that a realistic objective.<u></u><u></u></span></p><div><p class="MsoNormal"><span lang="EN-US"> <u></u><u></u></span></p></div><div><p class="MsoNormal"><span lang="EN-US" style="color:#888888">Rail</span><span lang="EN-US"><u></u><u></u></span></p></div></div><div><div><div><p class="MsoNormal"><span lang="EN-US"> <u></u><u></u></span></p><div><p class="MsoNormal"><span lang="EN-US">On Mon, Apr 4, 2016 at 9:02 PM, Shahid, Asghar-ahmad <<a href="mailto:Asghar-ahmad.Shahid@amd.com" target="_blank">Asghar-ahmad.Shahid@amd.com</a>> wrote:<u></u><u></u></span></p><div><div><p class="MsoNormal"><span lang="EN-US" style="font-size:11.0pt;font-family:"Calibri","sans-serif";color:#1f497d">Hi Rail,</span><span lang="EN-US"><u></u><u></u></span></p><p class="MsoNormal"><span lang="EN-US" style="font-size:11.0pt;font-family:"Calibri","sans-serif";color:#1f497d"> </span><span lang="EN-US"><u></u><u></u></span></p><p class="MsoNormal"><span lang="EN-US" style="font-size:11.0pt;font-family:"Calibri","sans-serif";color:#1f497d">We had done this for generation of X86 PSAD (sum of absolute difference) instruction through</span><span lang="EN-US"><u></u><u></u></span></p><p class="MsoNormal"><span lang="EN-US" style="font-size:11.0pt;font-family:"Calibri","sans-serif";color:#1f497d">Llvm intrinsic. Doing this requires following</span><span lang="EN-US"><u></u><u></u></span></p><p><span lang="EN-US" style="font-size:11.0pt;font-family:"Calibri","sans-serif";color:#1f497d">1.</span><span lang="EN-US" style="font-size:7.0pt;color:#1f497d">       </span><span lang="EN-US" style="font-size:11.0pt;font-family:"Calibri","sans-serif";color:#1f497d">Define an intrinsic, xyz(),  for the required instruction and corresponding SDNode</span><span lang="EN-US"><u></u><u></u></span></p><p><span lang="EN-US" style="font-size:11.0pt;font-family:"Calibri","sans-serif";color:#1f497d">2.</span><span lang="EN-US" style="font-size:7.0pt;color:#1f497d">       </span><span lang="EN-US" style="font-size:11.0pt;font-family:"Calibri","sans-serif";color:#1f497d">Generate the “call xyz() “ IR based the matched pattern</span><span lang="EN-US"><u></u><u></u></span></p><p><span lang="EN-US" style="font-size:11.0pt;font-family:"Calibri","sans-serif";color:#1f497d">3.</span><span lang="EN-US" style="font-size:7.0pt;color:#1f497d">       </span><span lang="EN-US" style="font-size:11.0pt;font-family:"Calibri","sans-serif";color:#1f497d">Map “call xyz()” IR to corresponding SDNode in SelectionDagBuilder.cpp</span><span lang="EN-US"><u></u><u></u></span></p><p><span lang="EN-US" style="font-size:11.0pt;font-family:"Calibri","sans-serif";color:#1f497d">4.</span><span lang="EN-US" style="font-size:7.0pt;color:#1f497d">       </span><span lang="EN-US" style="font-size:11.0pt;font-family:"Calibri","sans-serif";color:#1f497d">Provide default expansion of the xyz() intrinsic</span><span lang="EN-US"><u></u><u></u></span></p><p><span lang="EN-US" style="font-size:11.0pt;font-family:"Calibri","sans-serif";color:#1f497d">5.</span><span lang="EN-US" style="font-size:7.0pt;color:#1f497d">       </span><span lang="EN-US" style="font-size:11.0pt;font-family:"Calibri","sans-serif";color:#1f497d">Legalize type and/or operation</span><span lang="EN-US"><u></u><u></u></span></p><p><span lang="EN-US" style="font-size:11.0pt;font-family:"Calibri","sans-serif";color:#1f497d">6.</span><span lang="EN-US" style="font-size:7.0pt;color:#1f497d">       </span><span lang="EN-US" style="font-size:11.0pt;font-family:"Calibri","sans-serif";color:#1f497d">Provide Lowering of intrinsic/SDNode to generate your target instruction</span><span lang="EN-US"><u></u><u></u></span></p><p class="MsoNormal"><span lang="EN-US" style="font-size:11.0pt;font-family:"Calibri","sans-serif";color:#1f497d"> </span><span lang="EN-US"><u></u><u></u></span></p><p class="MsoNormal"><span lang="EN-US" style="font-size:11.0pt;font-family:"Calibri","sans-serif";color:#1f497d">You can visit <a href="http://llvm.org/docs/ExtendingLLVM.html" target="_blank">http://llvm.org/docs/ExtendingLLVM.html</a> for details.</span><span lang="EN-US"><u></u><u></u></span></p><p class="MsoNormal"><span lang="EN-US" style="font-size:11.0pt;font-family:"Calibri","sans-serif";color:#1f497d"> </span><span lang="EN-US"><u></u><u></u></span></p><p class="MsoNormal"><span lang="EN-US" style="font-size:11.0pt;font-family:"Calibri","sans-serif";color:#1f497d">Regards,</span><span lang="EN-US"><u></u><u></u></span></p><p class="MsoNormal"><span lang="EN-US" style="font-size:11.0pt;font-family:"Calibri","sans-serif";color:#1f497d">Shahid </span><span lang="EN-US"><u></u><u></u></span></p><p class="MsoNormal"><span lang="EN-US" style="font-size:11.0pt;font-family:"Calibri","sans-serif";color:#1f497d"> </span><span lang="EN-US"><u></u><u></u></span></p><p class="MsoNormal"><span lang="EN-US" style="font-size:11.0pt;font-family:"Calibri","sans-serif";color:#1f497d"> </span><span lang="EN-US"><u></u><u></u></span></p><p class="MsoNormal"><span lang="EN-US" style="font-size:11.0pt;font-family:"Calibri","sans-serif";color:#1f497d"> </span><span lang="EN-US"><u></u><u></u></span></p><div style="border:none;border-left:solid blue 1.5pt;padding:0cm 0cm 0cm 4.0pt"><div><div style="border:none;border-top:solid #b5c4df 1.0pt;padding:3.0pt 0cm 0cm 0cm"><p class="MsoNormal"><b><span lang="EN-US" style="font-size:10.0pt;font-family:"Tahoma","sans-serif"">From:</span></b><span lang="EN-US" style="font-size:10.0pt;font-family:"Tahoma","sans-serif""> llvm-dev [mailto:<a href="mailto:llvm-dev-bounces@lists.llvm.org" target="_blank">llvm-dev-bounces@lists.llvm.org</a>] <b>On Behalf Of </b>Rail Shafigulin via llvm-dev<br><b>Sent:</b> Monday, April 04, 2016 11:00 PM<br><b>To:</b> Das, Dibyendu<br><b>Cc:</b> <a href="mailto:llvm-dev@lists.llvm.org" target="_blank">llvm-dev@lists.llvm.org</a><br><b>Subject:</b> Re: [llvm-dev] sum elements in the vector</span><span lang="EN-US"><u></u><u></u></span></p></div></div><div><div><p class="MsoNormal"><span lang="EN-US"> <u></u><u></u></span></p><div><p class="MsoNormal"><span lang="EN-US">Thanks for the pointers. I looked at hadd instructions. They seem to do very similar to what I need. Unfortunately as I said before my LLVM experience is limited. My understanding is that when I create a new type of SDNode I need to specify a pattern for it, so that when LLVM is analyzing the code and is seeing a given pattern it would create this particular node. I'm really struggling to understand how it is done. So here are the problems that I'm having.<u></u><u></u></span></p><div><p class="MsoNormal"><span lang="EN-US"> <u></u><u></u></span></p></div><div><p class="MsoNormal"><span lang="EN-US">1. How do I identify that pattern that should be used?<u></u><u></u></span></p></div><div><p class="MsoNormal"><span lang="EN-US">2. How do I specify a given pattern? <u></u><u></u></span></p></div><div><p class="MsoNormal"><span lang="EN-US"> <u></u><u></u></span></p></div><div><p class="MsoNormal"><span lang="EN-US">Do you (or someone else) mind helping me out? <u></u><u></u></span></p></div><div><p class="MsoNormal"><span lang="EN-US"> <u></u><u></u></span></p></div><div><p class="MsoNormal"><span lang="EN-US">Any help is appreciated.<u></u><u></u></span></p></div></div><div><p class="MsoNormal"><span lang="EN-US"> <u></u><u></u></span></p><div><p class="MsoNormal"><span lang="EN-US">On Mon, Apr 4, 2016 at 9:59 AM, Das, Dibyendu <<a href="mailto:Dibyendu.Das@amd.com" target="_blank">Dibyendu.Das@amd.com</a>> wrote:<u></u><u></u></span></p><div><div><p class="MsoNormal"><span lang="EN-US" style="font-size:11.0pt;font-family:"Calibri","sans-serif";color:#1f497d">This is roughly along the lines of x86 hadd* instructions though the semantics of hadd* may not exactly match what you are looking for. This is probably more in line with x86/ARM SAD-like instructions but I don’t think llvm generates SAD without intrinsics.</span><span lang="EN-US"><u></u><u></u></span></p><p class="MsoNormal"><span lang="EN-US" style="font-size:11.0pt;font-family:"Calibri","sans-serif";color:#1f497d"> </span><span lang="EN-US"><u></u><u></u></span></p><p class="MsoNormal"><b><span lang="EN-US" style="font-size:11.0pt;font-family:"Calibri","sans-serif"">From:</span></b><span lang="EN-US" style="font-size:11.0pt;font-family:"Calibri","sans-serif""> llvm-dev [mailto:<a href="mailto:llvm-dev-bounces@lists.llvm.org" target="_blank">llvm-dev-bounces@lists.llvm.org</a>] <b>On Behalf Of </b>Rail Shafigulin via llvm-dev<br><b>Sent:</b> Monday, April 04, 2016 9:34 AM<br><b>To:</b> llvm-dev <<a href="mailto:llvm-dev@lists.llvm.org" target="_blank">llvm-dev@lists.llvm.org</a>><br><b>Subject:</b> [llvm-dev] sum elements in the vector</span><span lang="EN-US"><u></u><u></u></span></p><p class="MsoNormal"><span lang="EN-US"> <u></u><u></u></span></p><div><p class="MsoNormal"><span lang="EN-US">My target has an instruction that adds up all elements in the vector and stores the result in a register. I'm trying to implement it in my compiler but I'm not sure even where to start.<u></u><u></u></span></p><div><div><div><p class="MsoNormal"><span lang="EN-US"> <u></u><u></u></span></p></div><div><p class="MsoNormal"><span lang="EN-US">I did look at other targets, but they don't seem to have anything like it ( I could be wrong. My experience with LLVM is limited, so if I missed it, I'd appreciate if someone could point it out ). <u></u><u></u></span></p></div><div><p class="MsoNormal"><span lang="EN-US"> <u></u><u></u></span></p></div><div><p class="MsoNormal"><span lang="EN-US">My understanding is that if SDNode for such an instruction doesn't exist I have to define one. Unfortunately, I don't know how to do it. I don't even know where to start looking. Would someone care to point me in the right direction? <u></u><u></u></span></p></div><div><p class="MsoNormal"><span lang="EN-US"> <u></u><u></u></span></p></div><div><p class="MsoNormal"><span lang="EN-US">Any help is appreciated.<br clear="all"><u></u><u></u></span></p><div><p class="MsoNormal"><span lang="EN-US"> <u></u><u></u></span></p></div><p class="MsoNormal"><span lang="EN-US">-- <u></u><u></u></span></p><div><div><div><div><div><p class="MsoNormal"><span lang="EN-US">Rail Shafigulin<u></u><u></u></span></p></div><p class="MsoNormal"><span lang="EN-US">Software Engineer <br>Esencia Technologies<u></u><u></u></span></p></div></div></div></div></div></div></div></div></div></div></div><p class="MsoNormal"><span lang="EN-US"><br><br clear="all"><u></u><u></u></span></p><div><p class="MsoNormal"><span lang="EN-US"> <u></u><u></u></span></p></div><p class="MsoNormal"><span lang="EN-US">-- <u></u><u></u></span></p><div><div><div><div><div><p class="MsoNormal"><span lang="EN-US">Rail Shafigulin<u></u><u></u></span></p></div><p class="MsoNormal"><span lang="EN-US">Software Engineer <br>Esencia Technologies<u></u><u></u></span></p></div></div></div></div></div></div></div></div></div></div></div><p class="MsoNormal"><span lang="EN-US"><br><br clear="all"><u></u><u></u></span></p><div><p class="MsoNormal"><span lang="EN-US"> <u></u><u></u></span></p></div><p class="MsoNormal"><span lang="EN-US">-- <u></u><u></u></span></p><div><div><div><div><div><p class="MsoNormal"><span lang="EN-US">Rail Shafigulin<u></u><u></u></span></p></div><p class="MsoNormal"><span lang="EN-US">Software Engineer <br>Esencia Technologies<u></u><u></u></span></p></div></div></div></div></div></div></div></div><p class="MsoNormal"><span lang="EN-US"><br><br clear="all"><u></u><u></u></span></p><div><p class="MsoNormal"><span lang="EN-US"> <u></u><u></u></span></p></div><p class="MsoNormal"><span lang="EN-US">-- <u></u><u></u></span></p><div><div><div><div><div><p class="MsoNormal"><span lang="EN-US">Rail Shafigulin<u></u><u></u></span></p></div><p class="MsoNormal"><span lang="EN-US">Software Engineer <br>Esencia Technologies<u></u><u></u></span></p></div></div></div></div></div></div></div></div><p class="MsoNormal">_______________________________________________<br>LLVM Developers mailing list<br><a href="mailto:llvm-dev@lists.llvm.org" target="_blank">llvm-dev@lists.llvm.org</a><br><a href="http://lists.llvm.org/cgi-bin/mailman/listinfo/llvm-dev" target="_blank">http://lists.llvm.org/cgi-bin/mailman/listinfo/llvm-dev</a><u></u><u></u></p></blockquote></div></div></div></div></div></div><br>_______________________________________________<br>
LLVM Developers mailing list<br>
<a href="mailto:llvm-dev@lists.llvm.org">llvm-dev@lists.llvm.org</a><br>
<a href="http://lists.llvm.org/cgi-bin/mailman/listinfo/llvm-dev" rel="noreferrer" target="_blank">http://lists.llvm.org/cgi-bin/mailman/listinfo/llvm-dev</a><br>
<br></blockquote></div><br><br clear="all"><div><br></div>-- <br><div class="gmail_signature"><div dir="ltr"><div><div dir="ltr"><div>Rail Shafigulin<br></div>Software Engineer <br>Esencia Technologies<br></div></div></div></div>
</div></div>