<div dir="ltr">Dear Members,<div><br></div><div>The past couple days, the SYMPL repository has received several hundred visitors and an number of inquires, including some who are not happy with the use of the two words, "open source".  The purpose of this update is to bring to your attention the "FloPoCo" "open source" license, since the SYMPL GP-GPU-Compute engine and SYMPL RISC CPU presently employ FloPoCo-generated floating-point operators.  Here is an excerpt from the "open source" license posted at the FloPoCo website, which is managed by Insa Lyon, France located at the following link  <a href="http://flopoco.gforge.inria.fr/">http://flopoco.gforge.inria.fr/</a>:</div><div><br></div><h2 style="font-style:italic;color:rgb(0,0,0);font-family:sans-serif;background:rgb(255,255,115)"><font size="2">"Distribution</font></h2><p style="color:rgb(0,0,0);font-family:sans-serif">FloPoCo is open-source. Contributions are welcome!</p><p style="color:rgb(0,0,0);font-family:sans-serif">Installation instructions (including one-line install for Ubuntu) are provided in the <a href="http://flopoco.gforge.inria.fr/flopoco_user_manual.html" style="color:rgb(100,100,100)">user manual</a>.</p><p style="color:rgb(0,0,0);font-family:sans-serif">The intent of the authors is to distribute FloPoCo as free software (in the FSF AGPL sense), while imposing that the source code generated by FloPoCo is also free software (also AGPL-like). The (A)GPL doesn't seem to allow that, so it seems we have to invent something.</p><p style="color:rgb(0,0,0);font-family:sans-serif">Current state of the license is therefore "all right reserved", which just means that the distribution terms are still being decided by the copyright owners (a consortium of the employers of the authors).</p><div><span style="color:rgb(0,0,0);font-family:sans-serif">If this is a problem for your application, we are ready to negociate a commercial license:</span><span style="color:rgb(0,0,0);font-family:sans-serif"> </span><a href="mailto:Florent.de.Dinechin %C3%A0 ens.lyon.fr" style="font-family:sans-serif;color:rgb(100,100,100)">contact us</a><span style="color:rgb(0,0,0);font-family:sans-serif">."</span></div><div><br></div><div>Best regards,</div><div><br></div><div>Jerry   <br><div class="gmail_extra"><br><div class="gmail_quote">On Wed, Jan 20, 2016 at 11:51 AM, Jerry Harthcock <span dir="ltr"><<a href="mailto:sympl.gpu@gmail.com" target="_blank">sympl.gpu@gmail.com</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0px 0px 0px 0.8ex;border-left-width:1px;border-left-color:rgb(204,204,204);border-left-style:solid;padding-left:1ex"><div dir="ltr"><div style="text-align:left;font-size:12.8000001907349px"><font face="monospace, monospace">Dear LLVM and OpenMP Members,</font></div><div style="text-align:left;font-size:12.8000001907349px"><font face="monospace, monospace"><br></font></div><div style="text-align:left;font-size:12.8000001907349px"><font face="monospace, monospace">The purpose of this communication is to bring your attention to the availability of an open-source, multi-core GP-GPU-Compute engine, companion RISC CPU and RISC Coarse-Grained Scheduler (CGS), all three of them executing the same SYMPL ISA instruction-set (<i>see</i> press release below). </font></div><div style="text-align:left;font-size:12.8000001907349px"><font face="monospace, monospace"><br></font></div><div style="text-align:left;font-size:12.8000001907349px"><font face="monospace, monospace">LLVM, including cycle-accurate instruction-set simulator and debugger, still need to be targeted to support this ISA.  So if anyone would be interested in initiating a re-targeting project, let me know, as I am sure we can work out a horse-trade of some sort.</font></div><div style="text-align:left;font-size:12.8000001907349px"><font face="monospace, monospace"><br></font></div><div style="text-align:left;font-size:12.8000001907349px"><font face="monospace, monospace">SYMPL GP-GPU-Compute Engine and SYMPL 32-bit RISC CPU repository:  </font></div><div style="text-align:left;font-size:12.8000001907349px"><a href="https://www.github.com/jerry-D/SYMPL-GP-GPU-Compute-Engines" style="font-family:monospace,monospace;font-size:12.8000001907349px" target="_blank">https://www.github.com/jerry-D/SYMPL-GP-GPU-Compute-Engines</a></div><div style="text-align:left;font-size:12.8000001907349px"><font face="monospace, monospace"><br></font></div><div style="text-align:left;font-size:12.8000001907349px"><font face="monospace, monospace">Yours very truly,</font></div><div style="text-align:left;font-size:12.8000001907349px"><font face="monospace, monospace"><br></font></div><div style="text-align:left;font-size:12.8000001907349px"><font face="monospace, monospace">Jerry </font></div><div style="font-size:12.8000001907349px;text-align:center"><font face="monospace, monospace"><i><br></i></font></div><div style="font-size:12.8000001907349px;text-align:center"><font face="monospace, monospace"><i>For Immediate Release</i></font></div><div style="font-size:12.8000001907349px;text-align:center"><font face="monospace, monospace"><b>Open-Source, IEEE754-2008 Compliant, GP-GPU-Compute Engine gets 32-Bit RISC CPU and Coarse-Grained Scheduler that Execute Same Instruction-Set</b></font></div><div style="font-size:12.8000001907349px"><font face="monospace, monospace"><br></font></div><div style="font-size:12.8000001907349px"><font face="monospace, monospace">Austin, TX--Designed for massively parallel, FPGA-accelerated, 32-bit single-precision floating-point applications, the SYMPL ISA open-source RTL library now includes not only the multi-core, interleaving multi-threading, GP-GPU-Compute engine, but also now includes both a 32-bit RISC CPU and 32-bit Coarse-Grained Scheduler (CGS) that execute the same instructions as the GP-GPU, making the CPU, GP-GPU and CGS combination the world's first and only RISC CPU, GP-GPU and CGS to feature a homogeneous instruction-set architecture.</font></div><div style="font-size:12.8000001907349px"><font face="monospace, monospace">  </font></div><div style="font-size:12.8000001907349px"><font face="monospace, monospace"><span style="white-space:pre-wrap">      </span>Presently available for free download at the SYMPL GP-GPU-Compute Engine repository at GitHub, the Verilog RTL library includes sythesizable Verilog RTL source-code for SYMPL CPU, GP-GPU, CGS models comprising the SYMPL CPU, one to sixteen GP-GPUs and one to four CGSs.  Configuring the design is easily done at the top level of the design--just follow the instructions located at bottom of the “read-me” file at the SYMPL GP-GPU-Compute Engine repository.</font></div><div style="font-size:12.8000001907349px"><br></div><div style="font-size:12.8000001907349px"><clip></div></div>
</blockquote></div><br></div></div></div>