<div dir="ltr"><div><div><div><div><div><div><div><div>Hi all,<br><br></div><div>I would like to implement the conditional handling using predicate.<br></div>In tableGen, how is it possible to have variable in the start of the instruction. In other words, an instruction definition starts with a predicate variable!<br></div><br></div>considering ARM example:<br>let AsmString = !strconcat(<b>opc, "${p}", asm</b>);<br></div><div><br></div>having ARM example in mind and modifying it,<br>the AsmMatcherEmitter.cpp does not accept this pattern:<br><br>let AsmString = !strconcat(<b>"${p}", opc, asm</b>);<br><br></div><div>for instance: <b>ge add X Y</b><br></div><div><br></div>With the latter pattern, LLVM complains that "error: Missing instruction mnemonic".<br>My ASM dialect has this flavor and I wonder if it is possible to directly generate it instead of modifying the output assembly file.<br><br></div>In general what do you suggest for defining/parsing mnemonics that are consisting of two or three tokens and then followed by operands?<br><br></div>Cheers,<br></div>ES<br></div>