<div dir="ltr">The tablegen files of the x86 backend have this kind of information. See all of the files matching llvm/lib/Target/X86/X86Instr*.td in LLVM.</div><div class="gmail_extra"><br><br><div class="gmail_quote">On Thu, Aug 21, 2014 at 8:54 PM, Linhai <span dir="ltr"><<a href="mailto:songlh@cs.wisc.edu" target="_blank">songlh@cs.wisc.edu</a>></span> wrote:<br>
<blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">
  

    
  
  <div bgcolor="#FFFFFF" text="#000000">
    <span style="font-size:13px;font-family:arial,sans-serif">Hi,</span>
    <div style="font-family:arial,sans-serif;font-size:13px"><br>
    </div>
    <div style="font-family:arial,sans-serif;font-size:13px">   I am
      wondering whether LLVM code generators have a table describing the
      x86-64 instructions semantics, something like a register transfer
      language for all x86-64 instructions?<br>
      <br>
         Thanks a lot!<br>
    </div>
  </div>

<br>_______________________________________________<br>
LLVM Developers mailing list<br>
<a href="mailto:LLVMdev@cs.uiuc.edu">LLVMdev@cs.uiuc.edu</a>         <a href="http://llvm.cs.uiuc.edu" target="_blank">http://llvm.cs.uiuc.edu</a><br>
<a href="http://lists.cs.uiuc.edu/mailman/listinfo/llvmdev" target="_blank">http://lists.cs.uiuc.edu/mailman/listinfo/llvmdev</a><br>
<br></blockquote></div><br></div>