<div dir="ltr">Yes, the target does not have 64-bit GPRs. But it still needs to support 64-bit address space.<div><br></div><div>Cheers,</div><div>Iftekhar</div></div><div class="gmail_extra"><br><br><div class="gmail_quote">

On Tue, Jul 8, 2014 at 1:19 PM, Hal Finkel <span dir="ltr"><<a href="mailto:hfinkel@anl.gov" target="_blank">hfinkel@anl.gov</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">

<div class="">----- Original Message -----<br>
> From: "Iftekhar Chowdhury" <<a href="mailto:iftekhar.hc@gmail.com">iftekhar.hc@gmail.com</a>><br>
> To: <a href="mailto:llvmdev@cs.uiuc.edu">llvmdev@cs.uiuc.edu</a><br>
> Sent: Tuesday, July 8, 2014 1:06:44 PM<br>
> Subject: [LLVMdev] Selection DAG node for 64-bit load<br>
><br>
><br>
><br>
><br>
><br>
> Hi Fellow LLVM Experts,<br>
><br>
> Currently, Selection DAG node for load seems to expect a 32-bit base<br>
> and an offset. Is it possible to extend load node definition to 2<br>
> 32-bit bases and an offset? Two 32-bit bases are supposed to<br>
> represent one 64-bit address.<br>
><br>
><br>
<br>
</div>I don't understand why you're suggesting this? Does your target have a 64-bit address space but no 64-bit GPRs?<br>
<br>
 -Hal<br>
<div class=""><br>
><br>
> Any suggestions, comments are much appreciated.<br>
><br>
><br>
><br>
> Regards,<br>
><br>
> Iftekhar<br>
</div>> _______________________________________________<br>
> LLVM Developers mailing list<br>
> <a href="mailto:LLVMdev@cs.uiuc.edu">LLVMdev@cs.uiuc.edu</a>         <a href="http://llvm.cs.uiuc.edu" target="_blank">http://llvm.cs.uiuc.edu</a><br>
> <a href="http://lists.cs.uiuc.edu/mailman/listinfo/llvmdev" target="_blank">http://lists.cs.uiuc.edu/mailman/listinfo/llvmdev</a><br>
><br>
<span class="HOEnZb"><font color="#888888"><br>
--<br>
Hal Finkel<br>
Assistant Computational Scientist<br>
Leadership Computing Facility<br>
Argonne National Laboratory<br>
</font></span></blockquote></div><br></div>