<div dir="ltr">Tom ,<div><br></div><div>Thank you for correcting me here ,</div><div><br></div><div>All ,</div><div><br></div><div>Please review the changes made and is it ok to commit ??</div><div><br></div><div>Thanks </div>
<div>~Umesh</div><div class="gmail_extra"><br><br><div class="gmail_quote">On Thu, Nov 21, 2013 at 11:47 PM, Tom Stellard <span dir="ltr"><<a href="mailto:tom@stellard.net" target="_blank">tom@stellard.net</a>></span> wrote:<br>
<blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">Hi Umesh,<br>
<br>
You should send patches to <a href="mailto:llvm-commits@cs.uiuc.edu">llvm-commits@cs.uiuc.edu</a>, also each patch<br>
should be its own plain-text attachment.<br>
<br>
-Tom<br>
<div class="im"><br>
On Thu, Nov 21, 2013 at 11:22:36PM +0530, Umesh Kalappa wrote:<br>
> Dear All,<br>
><br>
> Attached files is related to the changes made to add the Schedmodel for  a<br>
> AMD  bulldozer target,<br>
><br>
> Please note that , the model is incomplete but has some of the  valuables<br>
> features implemented.<br>
><br>
> Request to the group or someone from AMD for the comments  on the<br>
> implementation.<br>
><br>
> Thanks<br>
> ~umesh<br>
><br>
><br>
> On Wed, Nov 13, 2013 at 8:14 PM, Umesh Kalappa <<a href="mailto:umesh.kalappa0@gmail.com">umesh.kalappa0@gmail.com</a>>wrote:<br>
><br>
> > Dear Andrew and the Group,<br>
> ><br>
> ><br>
> ><br>
</div>> > I?m trying come up with a SchedMachineModel for the AMD bulldozer  <a href="http://en.wikipedia.org/wiki/Bulldozer_(microarchitecture)" target="_blank">http://en.wikipedia.org/wiki/Bulldozer_(microarchitecture)</a>.<br>

<div class="im">> ><br>
> ><br>
> ><br>
> > The model is not exist for the same .Please correct me if am i wrong here.<br>
> ><br>
> ><br>
> ><br>
> > I was going through your reference @<br>
> > <a href="https://llvm.org/svn/llvm-project/llvm/trunk/include/llvm/Target/TargetSchedule.td" target="_blank">https://llvm.org/svn/llvm-project/llvm/trunk/include/llvm/Target/TargetSchedule.td</a><br>
> >  .<br>
> ><br>
> ><br>
> ><br>
</div>> > But I couldn?t  model  some of the your definitions in the reference  like<br>
<div class="im">> ><br>
> ><br>
> ><br>
> > a)Subtargets<br>
> ><br>
> ><br>
> ><br>
> > b)SchedReadWrite and SchedReadAdvance<br>
> ><br>
> ><br>
> ><br>
> > c) per-operand<br>
> ><br>
> ><br>
> ><br>
> > to  the processor  architecture  instance .<br>
> ><br>
> ><br>
> ><br>
> > I will be glad if you give me some instance example on the above<br>
> > definitions<br>
> ><br>
> ><br>
> ><br>
> ><br>
> ><br>
> > Thanks in Advance<br>
> ><br>
> > ~Umesh<br>
> ><br>
<br>
<br>
</div>> _______________________________________________<br>
> LLVM Developers mailing list<br>
> <a href="mailto:LLVMdev@cs.uiuc.edu">LLVMdev@cs.uiuc.edu</a>         <a href="http://llvm.cs.uiuc.edu" target="_blank">http://llvm.cs.uiuc.edu</a><br>
> <a href="http://lists.cs.uiuc.edu/mailman/listinfo/llvmdev" target="_blank">http://lists.cs.uiuc.edu/mailman/listinfo/llvmdev</a><br>
<br>
</blockquote></div><br></div></div>