<div dir="ltr"><font><font face="courier new,monospace"><br><br></font></font><tt></tt>Hi Nikos,<br><div><div><div><div><br>You can model your requirement in the *.td using RegisterClass as <br><br>def SrcRegs : RegisterClass<"Src", [i32], 4,<br>
    (add R0, R2, R4, R6<br>    )>;<br><br>def DstRegs : RegisterClass<"Dst", [i32], 4,<br>    (add R1, R3, R5, R7<br>    )>;<br><br>Thanks <br>~Umesh<br><br></div></div></div></div></div><div class="gmail_extra">
<br><br><div class="gmail_quote">On Thu, Nov 7, 2013 at 8:25 PM, Stavropoulos Nikos <span dir="ltr"><<a href="mailto:n.stavropoulos@think-silicon.com" target="_blank">n.stavropoulos@think-silicon.com</a>></span> wrote:<br>
<blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">Hi all.<br>
<br>
if there is limitation for the registers to be used together in an<br>
instruction, should i try to change it in the register allocation pass<br>
or should i try it somewhere else??<br>
<br>
example.<br>
<br>
lets say we have to add 2 registers<br>
<br>
addu rx ,ry ,rz<br>
<br>
there is a limitation  that says that the two regs that will be added they<br>
can not have the same mod4<br>
so we can add r1 , r2  but cannot add r1,r5.<br>
<br>
<br>
thanks<br>
Stavropoulos Nikos<br>
<br>
<br>
<br>
<br>
--<br>
View this message in context: <a href="http://llvm.1065342.n5.nabble.com/Register-allocation-limitations-tp62967.html" target="_blank">http://llvm.1065342.n5.nabble.com/Register-allocation-limitations-tp62967.html</a><br>

Sent from the LLVM - Dev mailing list archive at Nabble.com.<br>
_______________________________________________<br>
LLVM Developers mailing list<br>
<a href="mailto:LLVMdev@cs.uiuc.edu">LLVMdev@cs.uiuc.edu</a>         <a href="http://llvm.cs.uiuc.edu" target="_blank">http://llvm.cs.uiuc.edu</a><br>
<a href="http://lists.cs.uiuc.edu/mailman/listinfo/llvmdev" target="_blank">http://lists.cs.uiuc.edu/mailman/listinfo/llvmdev</a><br>
</blockquote></div><br></div>