<div dir="ltr"><div style>Hi,</div><div style><br></div><div style>Let's say we have a 32-bit architecture where 64-bit additions are done using 2 operations.</div><div><br></div><div style>Instructions are defined as follow in TableGen:</div>
<div>   defm ADD64  : ALU32<"add", 1, 1, addc>;</div><div>   defm ADD64C : ALU32<"addrc", 1, 2, adde>;</div><div><br></div><div><br></div><div style>Let's assume that the carry bit is implicit and that the 2 operations must *always* be stuck together for the 64-bit add to work properly.<br>
</div><div style><div>Is there a default guarantee that nothing will ever be inserted between "add" and "addrc" or is there a flag/condition to set somewhere to have that guarantee?</div><div><br></div>
<div>Thanks<br></div><div><br></div></div></div>