<div dir="ltr">I almost change all the instruction formats. It was a huge work. I am going to compile and run it now.</div><div class="gmail_extra"><br clear="all"><div><div dir="ltr">Best Regards,<br>A. Yazdanbakhsh<br><br>

<span style="color:rgb(102,102,102)">>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>></span><br style="color:rgb(102,102,102)">

<br style="color:rgb(102,102,102)"><span style="color:rgb(102,102,102)">PhD. Student</span><br style="color:rgb(102,102,102)"><span style="color:rgb(102,102,102)">School of Electrical and Computer Engineering</span><br style="color:rgb(102,102,102)">

<span style="color:rgb(102,102,102)">University of Wisconsin-Madison</span><span style="color:rgb(102,102,102)"></span><span style="color:rgb(102,102,102)"></span><br style="color:rgb(102,102,102)"><span style="color:rgb(102,102,102)">E-mail:     </span><a style="color:rgb(102,102,102)" href="mailto:yazdanbakhsh@wisc.edu" target="_blank">yazdanbakhsh@wisc.edu</a><br>

<br><br style="color:rgb(102,102,102)"><span style="color:rgb(102,102,102)"><<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<</span></div>

</div><br>
<br><br><div class="gmail_quote">On Thu, Dec 6, 2012 at 7:27 PM, 陳韋任 (Wei-Ren Chen) <span dir="ltr"><<a href="mailto:chenwj@iis.sinica.edu.tw" target="_blank">chenwj@iis.sinica.edu.tw</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">

<div class="HOEnZb"><div class="h5">On Thu, Dec 06, 2012 at 09:13:53AM +0000, David Chisnall wrote:<br>
> On 6 Dec 2012, at 07:46, 陳韋任 (Wei-Ren Chen) wrote:<br>
><br>
> >  The code below in lib/Target/ARM/ARMRegisterInfo.td is where you<br>
> > should look into,<br>
> ><br>
> > // Integer registers<br>
> > def R0  : ARMReg< 0, "r0">,  DwarfRegNum<[0]>;<br>
> > def R1  : ARMReg< 1, "r1">,  DwarfRegNum<[1]>;<br>
> ><br>
> >  ...<br>
><br>
> That's the easy part.  ARM (AArch32) has 16 registers because register operands are stored in a 4-bit bitfield in the instructions.  If you want to add more registers, then you will also need to modify the instruction encoding of every instruction, or place them in a separate namespace (as with the NEON / VFP registers) and add instructions for explicitly modifying them.<br>


<br>
</div></div>  Oh, I miss that part. So since the ARM only save 4 bits for register<br>
operand, I don't see there is a easy way to do what you said. Sounds<br>
like a huge work?<br>
<br>
Regards,<br>
<div class="im">chenwj<br>
<br>
--<br>
Wei-Ren Chen (陳韋任)<br>
Computer Systems Lab, Institute of Information Science,<br>
Academia Sinica, Taiwan (R.O.C.)<br>
Tel:886-2-2788-3799 #1667<br>
Homepage: <a href="http://people.cs.nctu.edu.tw/~chenwj" target="_blank">http://people.cs.nctu.edu.tw/~chenwj</a><br>
<br>
</div>_______________________________________________<br>
LLVM Developers mailing list<br>
<a href="mailto:LLVMdev@cs.uiuc.edu">LLVMdev@cs.uiuc.edu</a>         <a href="http://llvm.cs.uiuc.edu" target="_blank">http://llvm.cs.uiuc.edu</a><br>
<a href="http://lists.cs.uiuc.edu/mailman/listinfo/llvmdev" target="_blank">http://lists.cs.uiuc.edu/mailman/listinfo/llvmdev</a><br>
</blockquote></div><br></div>