It's an already filed bug.<br><br><a href="http://llvm.org/bugs/show_bug.cgi?id=7709">http://llvm.org/bugs/show_bug.cgi?id=7709</a><br><br><div class="gmail_quote">On Tue, Aug 14, 2012 at 2:34 PM, Rafael Espíndola <span dir="ltr"><<a href="mailto:rafael.espindola@gmail.com" target="_blank">rafael.espindola@gmail.com</a>></span> wrote:<br>
<blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><div class="im">On 13 August 2012 12:02, Andrew Ruef <<a href="mailto:awruef@umd.edu">awruef@umd.edu</a>> wrote:<br>

> I think there's a bug somewhere in TableGen for the X86 disassembler<br>
> emitter. The following test:<br>
><br>
> $ echo "0xF3 0xA5" | ./bin/llvm-mc -disassemble<br>
> .section        __TEXT,__text,regular,pure_instructions<br>
>         movsd<br>
><br>
> (from llvm trunk)<br>
><br>
> 0xF3 is the REP prefix, so the printed instruction should be 'rep<br>
> movsd', however all that is printed is 'movsd'. It seems that there is<br>
> an instruction enum for REP_MOVSD, but it isn't emitted in the<br>
> generated .inc file? Is this a bug/oversight, or is there something I<br>
> don't understand about the instruction decoding infrastructure and the<br>
> MCInst class?<br>
<br>
</div>It looks like a bug. Would you mind reporting it in <a href="http://llvm.org/bugs" target="_blank">llvm.org/bugs</a>? Thanks.<br>
<br>
Cheers,<br>
Rafael<br>
<div class="HOEnZb"><div class="h5">_______________________________________________<br>
LLVM Developers mailing list<br>
<a href="mailto:LLVMdev@cs.uiuc.edu">LLVMdev@cs.uiuc.edu</a>         <a href="http://llvm.cs.uiuc.edu" target="_blank">http://llvm.cs.uiuc.edu</a><br>
<a href="http://lists.cs.uiuc.edu/mailman/listinfo/llvmdev" target="_blank">http://lists.cs.uiuc.edu/mailman/listinfo/llvmdev</a><br>
</div></div></blockquote></div><br><br clear="all"><br>-- <br>~Craig<br>