Hi Arnaud,<br><br><div>That sounds great. I look forward to seeing a patch.</div><div><br></div><div>You may also look forward to big performance improvements in the PBQP allocator: I'm working on updates which will improve compile speeds and massively reduce memory use.</div>
<div><br></div><div>Regards,</div><div>Lang.</div><div><br><div class="gmail_quote">On Tue, Jun 7, 2011 at 7:02 PM, Arnaud Allard de Grandmaison <span dir="ltr"><<a href="mailto:Arnaud.AllardDeGrandMaison@dibcom.com">Arnaud.AllardDeGrandMaison@dibcom.com</a>></span> wrote:<br>
<blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex;"><br>
I also considered this approach, but did not want to dive in the constraint handling for now.<br>
<br>
The PBQP path seemed easier at first sight --- and was easy to setup. And I always wanted to give a try to the pbqp :)<br>
<br>
I will add the hook to the pbqp and propose a patch if this looks clean enough.<br>
<br>
Thanks,<br>
--<br>
Arnaud de Grandmaison<br>
<div class="im"><br>
-----Original Message-----<br>
From: Jakob Stoklund Olesen [mailto:<a href="mailto:stoklund@2pi.dk">stoklund@2pi.dk</a>]<br>
</div><div class="im">Sent: Monday, June 06, 2011 9:28 PM<br>
To: Peter Lawrence<br>
Cc: Arnaud Allard de Grandmaison; <a href="mailto:llvmdev@cs.uiuc.edu">llvmdev@cs.uiuc.edu</a><br>
Subject: Re: [LLVMdev] PBQP & register pairing<br>
<br>
<br>
</div><div class="im">On Jun 6, 2011, at 12:14 PM, Peter Lawrence wrote:<br>
<br>
> Arnaud,<br>
>                another way to look at it, if the description of your register sets includes "pairs",<br>
> is that your assembly language syntax for MPQD is redundant, operand-2 is the second<br>
> half of the register-pair in operand-0,  so an alternative is to let llvm think this is a two<br>
> operand instruction (one of them being a pair) rather than a three operand instruction.<br>
><br>
> even if you are not currently defining pairs in your register definitions, it might be less work<br>
> to do that than to write and add an extra new pass.  Many many target machines have some<br>
> notion of register pairs, so it should not be too hard to find examples of how to do this.<br>
<br>
ARM's QQ and QQQQ register classes are examples.<br>
<br>
It is currently a bit tedious to specify these constraints; cleaning that up is on my todo list.<br>
<br>
/jakob<br>
<br>
<br>
</div>CONFIDENTIAL NOTICE: The contents of this message, including any attachments, are confidential and are intended solely for the use of the person or entity to whom the message was addressed. If you are not the intended recipient of this message, please be advised that any dissemination, distribution, or use of the contents of this message is strictly prohibited. If you received this message in error, please notify the sender. Please also permanently delete all copies of the original message and any attached documentation. Thank you.<br>

<div><div></div><div class="h5"><br>
_______________________________________________<br>
LLVM Developers mailing list<br>
<a href="mailto:LLVMdev@cs.uiuc.edu">LLVMdev@cs.uiuc.edu</a>         <a href="http://llvm.cs.uiuc.edu" target="_blank">http://llvm.cs.uiuc.edu</a><br>
<a href="http://lists.cs.uiuc.edu/mailman/listinfo/llvmdev" target="_blank">http://lists.cs.uiuc.edu/mailman/listinfo/llvmdev</a><br>
</div></div></blockquote></div><br></div>