<div dir="ltr">Hi Michael:<div><br></div><div>Thanks for the reply. The block diagram gives me some idea of the pipeline but the waybackmachine page is not accessible either.</div><div> Do you reckon you could send over the pdf as attachment?</div><div><br></div><div>Thanks a lot. </div><div>Javed</div></div><br><div class="gmail_quote"><div dir="ltr" class="gmail_attr">On Fri, 11 Oct 2019 at 19:02, Michael Collison <<a href="mailto:michael.collison@sifive.com">michael.collison@sifive.com</a>> wrote:<br></div><blockquote class="gmail_quote" style="margin:0px 0px 0px 0.8ex;border-left:1px solid rgb(204,204,204);padding-left:1ex">There is not a lot of formal documentation on the RISCV Rocket core. <br>
There is the page from lowrisc:<br>
<br>
<a href="https://www.lowrisc.org/docs/tagged-memory-v0.1/rocket-core/" rel="noreferrer" target="_blank">https://www.lowrisc.org/docs/tagged-memory-v0.1/rocket-core/</a><br>
<br>
and the berkely page:<br>
<br>
<a href="http://www-inst.eecs.berkeley.edu/~cs250/fa13/handouts/lab2-riscv.pdf#13" rel="noreferrer" target="_blank">http://www-inst.eecs.berkeley.edu/~cs250/fa13/handouts/lab2-riscv.pdf#13</a><br>
<br>
Note the latter link appears unreachable at the moment, but you can <br>
access the pdf from the waybackmachine page (<a href="https://archive.org/web" rel="noreferrer" target="_blank">https://archive.org/web</a>).<br>
<br>
On 10/11/19 3:22 AM, Javed Absar via Phabricator wrote:<br>
> javed.absar added a comment.<br>
><br>
> In D68685#1705570 <<a href="https://reviews.llvm.org/D68685#1705570" rel="noreferrer" target="_blank">https://reviews.llvm.org/D68685#1705570</a>>, @rogfer01 wrote:<br>
><br>
>> @javedabsar (or @javed.absar) I seem to recall you have experience with schedulers. If you could give us a hand here that'd be great! :)<br>
><br>
> Sure no problem Roger :)<br>
><br>
> Could you please point me to some doc which describes the pipeline model of RISCVRocket64 - i.e. what kind of processing units are available, how each instruction flows through the pipeline (fully pipelined or partially, latencies, resource dependences)?<br>
><br>
> That would be my starting point to match against the schedules defined in schedule*.td.<br>
><br>
><br>
> Repository:<br>
>    rL LLVM<br>
><br>
> CHANGES SINCE LAST ACTION<br>
>    <a href="https://reviews.llvm.org/D68685/new/" rel="noreferrer" target="_blank">https://reviews.llvm.org/D68685/new/</a><br>
><br>
> <a href="https://reviews.llvm.org/D68685" rel="noreferrer" target="_blank">https://reviews.llvm.org/D68685</a><br>
><br>
><br>
><br>
</blockquote></div>