
<div dir="ltr">Nope, the crashes were actually caused byÂ r327620.</div><br><br><div class="gmail_quote"><div dir="ltr">On Thu, Mar 15, 2018 at 11:28 AM Reid Kleckner <<a href="mailto:rnk@google.com">rnk@google.com</a>> wrote:<br></div><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><div dir="ltr">Unsurprisingly, this appears to be causing crashes when building Chromium, so I'm going to flag this off for now.</div><br><br><div class="gmail_quote"><div dir="ltr">On Wed, Mar 14, 2018 at 2:56 PM Reid Kleckner via llvm-commits <<a href="mailto:llvm-commits@lists.llvm.org">llvm-commits@lists.llvm.org</a>> wrote:<br></div><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">Author: rnk<br>

Date: Wed Mar 14 14:54:21 2018<br>

New Revision: 327581<br>

<br>

URL: <a href="http://llvm.org/viewvc/llvm-project?rev=327581&view=rev" rel="noreferrer" target="_blank">http://llvm.org/viewvc/llvm-project?rev=327581&view=rev</a><br>

Log:<br>

[FastISel] Sink local value materializations to first use<br>

<br>

Summary:<br>

Local values are constants, global addresses, and stack addresses that<br>

can't be folded into the instruction that uses them. For example, when<br>

storing the address of a global variable into memory, we need to<br>

materialize that address into a register.<br>

<br>

FastISel doesn't want to materialize any given local value more than<br>

once, so it generates all local value materialization code at<br>

EmitStartPt, which always dominates the current insertion point. This<br>

allows it to maintain a map of local value registers, and it knows that<br>

the local value area will always dominate the current insertion point.<br>

<br>

The downside is that local value instructions are always emitted without<br>

a source location. This is done to prevent jumpy line tables, but it<br>

means that the local value area will be considered part of the previous<br>

statement. Consider this C code:<br>

Â  call1();Â  Â  Â  // line 1<br>

Â  ++global;Â  Â  Â // line 2<br>

Â  ++global;Â  Â  Â // line 3<br>

Â  call2(&global, &local); // line 4<br>

<br>

Today we end up with assembly and line tables like this:<br>

Â  .loc 1 1<br>

Â  callq call1<br>

Â  leaq global(%rip), %rdi<br>

Â  leaq local(%rsp), %rsi<br>

Â  .loc 1 2<br>

Â  addq $1, global(%rip)<br>

Â  .loc 1 3<br>

Â  addq $1, global(%rip)<br>

Â  .loc 1 4<br>

Â  callq call2<br>

<br>

The LEA instructions in the local value area have no source location and<br>

are treated as being on line 1. Stepping through the code in a debugger<br>

and correlating it with the assembly won't make much sense, because<br>

these materializations are only required for line 4.<br>

<br>

This is actually problematic for the VS debugger "set next statement"<br>

feature, which effectively assumes that there are no registers live<br>

across statement boundaries. By sinking the local value code into the<br>

statement and fixing up the source location, we can make that feature<br>

work. This was filed as <a href="https://bugs.llvm.org/show_bug.cgi?id=35975" rel="noreferrer" target="_blank">https://bugs.llvm.org/show_bug.cgi?id=35975</a> and<br>

<a href="https://crbug.com/793819" rel="noreferrer" target="_blank">https://crbug.com/793819</a>.<br>

<br>

This change is obviously not enough to make this feature work reliably<br>

in all cases, but I felt that it was worth doing anyway because it<br>

usually generates smaller, more comprehensible -O0 code. I measured a<br>

0.12% regression in code generation time with LLC on the sqlite3<br>

amalgamation, so I think this is worth doing.<br>

<br>

There are some special cases worth calling out in the commit message:<br>

1. local values materialized for phis<br>

2. local values used by no-op casts<br>

3. dead local value code<br>

<br>

Local values can be materialized for phis, and this does not show up as<br>

a vreg use in MachineRegisterInfo. In this case, if there are no other<br>

uses, this patch sinks the value to the first terminator, EH label, or<br>

the end of the BB if nothing else exists.<br>

<br>

Local values may also be used by no-op casts, which adds the register to<br>

the RegFixups table. Without reversing the RegFixups map direction, we<br>

don't have enough information to sink these instructions.<br>

<br>

Lastly, if the local value register has no other uses, we can delete it.<br>

This comes up when fastisel tries two instruction selection approaches<br>

and the first materializes the value but fails and the second succeeds<br>

without using the local value.<br>

<br>

Reviewers: aprantl, dblaikie, qcolombet, MatzeB, vsk, echristo<br>

<br>

Subscribers: dotdash, chandlerc, hans, sdardis, amccarth, javed.absar, zturner, llvm-commits, hiraditya<br>

<br>

Differential Revision: <a href="https://reviews.llvm.org/D43093" rel="noreferrer" target="_blank">https://reviews.llvm.org/D43093</a><br>

<br>

Added:<br>

Â  Â  llvm/trunk/test/CodeGen/X86/sink-local-value.ll<br>

Modified:<br>

Â  Â  llvm/trunk/include/llvm/CodeGen/FastISel.h<br>

Â  Â  llvm/trunk/include/llvm/CodeGen/FunctionLoweringInfo.h<br>

Â  Â  llvm/trunk/lib/CodeGen/SelectionDAG/FastISel.cpp<br>

Â  Â  llvm/trunk/lib/CodeGen/SelectionDAG/FunctionLoweringInfo.cpp<br>

Â  Â  llvm/trunk/lib/CodeGen/SelectionDAG/SelectionDAGISel.cpp<br>

Â  Â  llvm/trunk/test/CodeGen/AArch64/arm64-abi_align.ll<br>

Â  Â  llvm/trunk/test/CodeGen/AArch64/arm64-fast-isel-call.ll<br>

Â  Â  llvm/trunk/test/CodeGen/AArch64/arm64-fast-isel-gv.ll<br>

Â  Â  llvm/trunk/test/CodeGen/AArch64/arm64-fast-isel-intrinsic.ll<br>

Â  Â  llvm/trunk/test/CodeGen/AArch64/arm64-fast-isel.ll<br>

Â  Â  llvm/trunk/test/CodeGen/AArch64/arm64-patchpoint-webkit_jscc.ll<br>

Â  Â  llvm/trunk/test/CodeGen/AArch64/swifterror.ll<br>

Â  Â  llvm/trunk/test/CodeGen/ARM/fast-isel-call.ll<br>

Â  Â  llvm/trunk/test/CodeGen/ARM/fast-isel-intrinsic.ll<br>

Â  Â  llvm/trunk/test/CodeGen/ARM/fast-isel-select.ll<br>

Â  Â  llvm/trunk/test/CodeGen/ARM/fast-isel-vararg.ll<br>

Â  Â  llvm/trunk/test/CodeGen/ARM/swifterror.ll<br>

Â  Â  llvm/trunk/test/CodeGen/Mips/Fast-ISel/callabi.ll<br>

Â  Â  llvm/trunk/test/CodeGen/Mips/Fast-ISel/simplestore.ll<br>

Â  Â  llvm/trunk/test/CodeGen/Mips/Fast-ISel/simplestorei.ll<br>

Â  Â  llvm/trunk/test/CodeGen/X86/avx512-mask-zext-bugfix.ll<br>

Â  Â  llvm/trunk/test/CodeGen/X86/bmi-intrinsics-fast-isel.ll<br>

Â  Â  llvm/trunk/test/CodeGen/X86/fast-isel-call-cleanup.ll<br>

Â  Â  llvm/trunk/test/CodeGen/X86/fast-isel-store.ll<br>

Â  Â  llvm/trunk/test/CodeGen/X86/inreg.ll<br>

Â  Â  llvm/trunk/test/CodeGen/X86/pr32241.ll<br>

Â  Â  llvm/trunk/test/CodeGen/X86/pr32284.ll<br>

Â  Â  llvm/trunk/test/CodeGen/X86/pr32340.ll<br>

Â  Â  llvm/trunk/test/CodeGen/X86/pr32345.ll<br>

Â  Â  llvm/trunk/test/CodeGen/X86/pr32484.ll<br>

Â  Â  llvm/trunk/test/CodeGen/X86/sse-intrinsics-fast-isel.ll<br>

Â  Â  llvm/trunk/test/CodeGen/X86/win32_sret.ll<br>

Â  Â  llvm/trunk/test/DebugInfo/COFF/lines-bb-start.ll<br>

Â  Â  llvm/trunk/test/DebugInfo/Mips/delay-slot.ll<br>

Â  Â  llvm/trunk/test/DebugInfo/X86/debug-loc-asan.ll<br>

Â  Â  llvm/trunk/test/DebugInfo/X86/prologue-stack.ll<br>

<br>

Modified: llvm/trunk/include/llvm/CodeGen/FastISel.h<br>

URL: <a href="http://llvm.org/viewvc/llvm-project/llvm/trunk/include/llvm/CodeGen/FastISel.h?rev=327581&r1=327580&r2=327581&view=diff" rel="noreferrer" target="_blank">http://llvm.org/viewvc/llvm-project/llvm/trunk/include/llvm/CodeGen/FastISel.h?rev=327581&r1=327580&r2=327581&view=diff</a><br>

==============================================================================<br>

--- llvm/trunk/include/llvm/CodeGen/FastISel.h (original)<br>

+++ llvm/trunk/include/llvm/CodeGen/FastISel.h Wed Mar 14 14:54:21 2018<br>

@@ -241,9 +241,12 @@ public:<br>

Â  Â }<br>

<br>

Â  Â /// \brief Set the current block to which generated machine instructions will<br>

-Â  /// be appended, and clear the local CSE map.<br>

+Â  /// be appended.<br>

Â  Â void startNewBlock();<br>

<br>

+Â  /// Flush the local value map and sink local values if possible.<br>

+Â  void finishBasicBlock();<br>

+<br>

Â  Â /// \brief Return current debug location information.<br>

Â  Â DebugLoc getCurDebugLoc() const { return DbgLoc; }<br>

<br>

@@ -560,6 +563,19 @@ private:<br>

Â  Â /// \brief Removes dead local value instructions after SavedLastLocalvalue.<br>

Â  Â void removeDeadLocalValueCode(MachineInstr *SavedLastLocalValue);<br>

<br>

+Â  struct InstOrderMap {<br>

+Â  Â  DenseMap<MachineInstr *, unsigned> Orders;<br>

+Â  Â  MachineInstr *FirstTerminator = nullptr;<br>

+Â  Â  unsigned FirstTerminatorOrder = std::numeric_limits<unsigned>::max();<br>

+<br>

+Â  Â  void initialize(MachineBasicBlock *MBB);<br>

+Â  };<br>

+<br>

+Â  /// Sinks the local value materialization instruction LocalMI to its first use<br>

+Â  /// in the basic block, or deletes it if it is not used.<br>

+Â  void sinkLocalValueMaterialization(MachineInstr &LocalMI, unsigned DefReg,<br>

+Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â InstOrderMap &OrderMap);<br>

+<br>

Â  Â /// \brief Insertion point before trying to select the current instruction.<br>

Â  Â MachineBasicBlock::iterator SavedInsertPt;<br>

<br>

<br>

Modified: llvm/trunk/include/llvm/CodeGen/FunctionLoweringInfo.h<br>

URL: <a href="http://llvm.org/viewvc/llvm-project/llvm/trunk/include/llvm/CodeGen/FunctionLoweringInfo.h?rev=327581&r1=327580&r2=327581&view=diff" rel="noreferrer" target="_blank">http://llvm.org/viewvc/llvm-project/llvm/trunk/include/llvm/CodeGen/FunctionLoweringInfo.h?rev=327581&r1=327580&r2=327581&view=diff</a><br>

==============================================================================<br>

--- llvm/trunk/include/llvm/CodeGen/FunctionLoweringInfo.h (original)<br>

+++ llvm/trunk/include/llvm/CodeGen/FunctionLoweringInfo.h Wed Mar 14 14:54:21 2018<br>

@@ -178,6 +178,8 @@ public:<br>

Â  Â /// RegFixups - Registers which need to be replaced after isel is done.<br>

Â  Â DenseMap<unsigned, unsigned> RegFixups;<br>

<br>

+Â  DenseSet<unsigned> RegsWithFixups;<br>

+<br>

Â  Â /// StatepointStackSlots - A list of temporary stack slots (frame indices)<br>

Â  Â /// used to spill values at a statepoint.Â  We store them here to enable<br>

Â  Â /// reuse of the same stack slots across different statepoints in different<br>

<br>

Modified: llvm/trunk/lib/CodeGen/SelectionDAG/FastISel.cpp<br>

URL: <a href="http://llvm.org/viewvc/llvm-project/llvm/trunk/lib/CodeGen/SelectionDAG/FastISel.cpp?rev=327581&r1=327580&r2=327581&view=diff" rel="noreferrer" target="_blank">http://llvm.org/viewvc/llvm-project/llvm/trunk/lib/CodeGen/SelectionDAG/FastISel.cpp?rev=327581&r1=327580&r2=327581&view=diff</a><br>

==============================================================================<br>

--- llvm/trunk/lib/CodeGen/SelectionDAG/FastISel.cpp (original)<br>

+++ llvm/trunk/lib/CodeGen/SelectionDAG/FastISel.cpp Wed Mar 14 14:54:21 2018<br>

@@ -120,9 +120,10 @@ STATISTIC(NumFastIselSuccessTarget, "Num<br>

Â STATISTIC(NumFastIselDead, "Number of dead insts removed on failure");<br>

<br>

Â /// Set the current block to which generated machine instructions will be<br>

-/// appended, and clear the local CSE map.<br>

+/// appended.<br>

Â void FastISel::startNewBlock() {<br>

-Â  LocalValueMap.clear();<br>

+Â  assert(LocalValueMap.empty() &&<br>

+Â  Â  Â  Â  Â "local values should be cleared after finishing a BB");<br>

<br>

Â  Â // Instructions are appended to FuncInfo.MBB. If the basic block already<br>

Â  Â // contains labels or copies, use the last instruction as the last local<br>

@@ -133,6 +134,9 @@ void FastISel::startNewBlock() {<br>

Â  Â LastLocalValue = EmitStartPt;<br>

Â }<br>

<br>

+/// Flush the local CSE map and sink anything we can.<br>

+void FastISel::finishBasicBlock() { flushLocalValueMap(); }<br>

+<br>

Â bool FastISel::lowerArguments() {<br>

Â  Â if (!FuncInfo.CanLowerReturn)<br>

Â  Â  Â // Fallback to SDISel argument lowering code to deal with sret pointer<br>

@@ -153,13 +157,160 @@ bool FastISel::lowerArguments() {<br>

Â  Â return true;<br>

Â }<br>

<br>

+/// Return the defined register if this instruction defines exactly one<br>

+/// virtual register and uses no other virtual registers. Otherwise return 0.<br>

+static unsigned findSinkableLocalRegDef(MachineInstr &MI) {<br>

+Â  unsigned RegDef = 0;<br>

+Â  for (const MachineOperand &MO : MI.operands()) {<br>

+Â  Â  if (!MO.isReg())<br>

+Â  Â  Â  continue;<br>

+Â  Â  if (MO.isDef()) {<br>

+Â  Â  Â  if (RegDef)<br>

+Â  Â  Â  Â  return 0;<br>

+Â  Â  Â  RegDef = MO.getReg();<br>

+Â  Â  } else if (TargetRegisterInfo::isVirtualRegister(MO.getReg())) {<br>

+Â  Â  Â  // This is another use of a vreg. Don't try to sink it.<br>

+Â  Â  Â  return 0;<br>

+Â  Â  }<br>

+Â  }<br>

+Â  return RegDef;<br>

+}<br>

+<br>

Â void FastISel::flushLocalValueMap() {<br>

+Â  // Try to sink local values down to their first use so that we can give them a<br>

+Â  // better debug location. This has the side effect of shrinking local value<br>

+Â  // live ranges, which helps out fast regalloc.<br>

+Â  if (LastLocalValue != EmitStartPt) {<br>

+Â  Â  // Sink local value materialization instructions between EmitStartPt and<br>

+Â  Â  // LastLocalValue. Visit them bottom-up, starting from LastLocalValue, to<br>

+Â  Â  // avoid inserting into the range that we're iterating over.<br>

+Â  Â  MachineBasicBlock::reverse_iterator RE =<br>

+Â  Â  Â  Â  EmitStartPt ? MachineBasicBlock::reverse_iterator(EmitStartPt)<br>

+Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  : FuncInfo.MBB->rend();<br>

+Â  Â  MachineBasicBlock::reverse_iterator RI(LastLocalValue);<br>

+<br>

+Â  Â  InstOrderMap OrderMap;<br>

+Â  Â  for (; RI != RE;) {<br>

+Â  Â  Â  MachineInstr &LocalMI = *RI;<br>

+Â  Â  Â  ++RI;<br>

+Â  Â  Â  bool Store = true;<br>

+Â  Â  Â  if (!LocalMI.isSafeToMove(nullptr, Store))<br>

+Â  Â  Â  Â  continue;<br>

+Â  Â  Â  unsigned DefReg = findSinkableLocalRegDef(LocalMI);<br>

+Â  Â  Â  if (DefReg == 0)<br>

+Â  Â  Â  Â  continue;<br>

+<br>

+Â  Â  Â  sinkLocalValueMaterialization(LocalMI, DefReg, OrderMap);<br>

+Â  Â  }<br>

+Â  }<br>

+<br>

Â  Â LocalValueMap.clear();<br>

Â  Â LastLocalValue = EmitStartPt;<br>

Â  Â recomputeInsertPt();<br>

Â  Â SavedInsertPt = FuncInfo.InsertPt;<br>

Â }<br>

<br>

+static bool isRegUsedByPhiNodes(unsigned DefReg,<br>

+Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  FunctionLoweringInfo &FuncInfo) {<br>

+Â  for (auto &P : FuncInfo.PHINodesToUpdate)<br>

+Â  Â  if (P.second == DefReg)<br>

+Â  Â  Â  return true;<br>

+Â  return false;<br>

+}<br>

+<br>

+/// Build a map of instruction orders. Return the first terminator and its<br>

+/// order. Consider EH_LABEL instructions to be terminators as well, since local<br>

+/// values for phis after invokes must be materialized before the call.<br>

+void FastISel::InstOrderMap::initialize(MachineBasicBlock *MBB) {<br>

+Â  unsigned Order = 0;<br>

+Â  for (MachineInstr &I : *MBB) {<br>

+Â  Â  if (!FirstTerminator &&<br>

+Â  Â  Â  Â  (I.isTerminator() || (I.isEHLabel() && &I != &MBB->front()))) {<br>

+Â  Â  Â  FirstTerminator = &I;<br>

+Â  Â  Â  FirstTerminatorOrder = Order;<br>

+Â  Â  }<br>

+Â  Â  Orders[&I] = Order++;<br>

+Â  }<br>

+}<br>

+<br>

+void FastISel::sinkLocalValueMaterialization(MachineInstr &LocalMI,<br>

+Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â unsigned DefReg,<br>

+Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â InstOrderMap &OrderMap) {<br>

+Â  // If this register is used by a register fixup, MRI will not contain all<br>

+Â  // the uses until after register fixups, so don't attempt to sink or DCE<br>

+Â  // this instruction. Register fixups typically come from no-op cast<br>

+Â  // instructions, which replace the cast instruction vreg with the local<br>

+Â  // value vreg.<br>

+Â  if (FuncInfo.RegsWithFixups.count(DefReg))<br>

+Â  Â  return;<br>

+<br>

+Â  // We can DCE this instruction if there are no uses and it wasn't a<br>

+Â  // materialized for a successor PHI node.<br>

+Â  bool UsedByPHI = isRegUsedByPhiNodes(DefReg, FuncInfo);<br>

+Â  if (!UsedByPHI && MRI.use_nodbg_empty(DefReg)) {<br>

+Â  Â  if (EmitStartPt == &LocalMI)<br>

+Â  Â  Â  EmitStartPt = EmitStartPt->getPrevNode();<br>

+Â  Â  DEBUG(dbgs() << "removing dead local value materialization " << LocalMI);<br>

+Â  Â  OrderMap.Orders.erase(&LocalMI);<br>

+Â  Â  LocalMI.eraseFromParent();<br>

+Â  Â  return;<br>

+Â  }<br>

+<br>

+Â  // Number the instructions if we haven't yet so we can efficiently find the<br>

+Â  // earliest use.<br>

+Â  if (OrderMap.Orders.empty())<br>

+Â  Â  OrderMap.initialize(FuncInfo.MBB);<br>

+<br>

+Â  // Find the first user in the BB.<br>

+Â  MachineInstr *FirstUser = nullptr;<br>

+Â  unsigned FirstOrder = std::numeric_limits<unsigned>::max();<br>

+Â  for (MachineInstr &UseInst : MRI.use_nodbg_instructions(DefReg)) {<br>

+Â  Â  unsigned UseOrder = OrderMap.Orders[&UseInst];<br>

+Â  Â  if (UseOrder < FirstOrder) {<br>

+Â  Â  Â  FirstOrder = UseOrder;<br>

+Â  Â  Â  FirstUser = &UseInst;<br>

+Â  Â  }<br>

+Â  }<br>

+<br>

+Â  // The insertion point will be the first terminator or the first user,<br>

+Â  // whichever came first. If there was no terminator, this must be a<br>

+Â  // fallthrough block and the insertion point is the end of the block.<br>

+Â  MachineBasicBlock::instr_iterator SinkPos;<br>

+Â  if (UsedByPHI && OrderMap.FirstTerminatorOrder < FirstOrder) {<br>

+Â  Â  FirstOrder = OrderMap.FirstTerminatorOrder;<br>

+Â  Â  SinkPos = OrderMap.FirstTerminator->getIterator();<br>

+Â  } else if (FirstUser) {<br>

+Â  Â  SinkPos = FirstUser->getIterator();<br>

+Â  } else {<br>

+Â  Â  assert(UsedByPHI && "must be users if not used by a phi");<br>

+Â  Â  SinkPos = FuncInfo.MBB->instr_end();<br>

+Â  }<br>

+<br>

+Â  // Collect all DBG_VALUEs before the new insertion position so that we can<br>

+Â  // sink them.<br>

+Â  SmallVector<MachineInstr *, 1> DbgValues;<br>

+Â  for (MachineInstr &DbgVal : MRI.use_instructions(DefReg)) {<br>

+Â  Â  if (!DbgVal.isDebugValue())<br>

+Â  Â  Â  continue;<br>

+Â  Â  unsigned UseOrder = OrderMap.Orders[&DbgVal];<br>

+Â  Â  if (UseOrder < FirstOrder)<br>

+Â  Â  Â  DbgValues.push_back(&DbgVal);<br>

+Â  }<br>

+<br>

+Â  // Sink LocalMI before SinkPos and assign it the same DebugLoc.<br>

+Â  DEBUG(dbgs() << "sinking local value to first use " << LocalMI);<br>

+Â  FuncInfo.MBB->remove(&LocalMI);<br>

+Â  FuncInfo.MBB->insert(SinkPos, &LocalMI);<br>

+Â  if (SinkPos != FuncInfo.MBB->end())<br>

+Â  Â  LocalMI.setDebugLoc(SinkPos->getDebugLoc());<br>

+<br>

+Â  // Sink any debug values that we've collected.<br>

+Â  for (MachineInstr *DI : DbgValues) {<br>

+Â  Â  FuncInfo.MBB->remove(DI);<br>

+Â  Â  FuncInfo.MBB->insert(SinkPos, DI);<br>

+Â  }<br>

+}<br>

+<br>

Â bool FastISel::hasTrivialKill(const Value *V) {<br>

Â  Â // Don't consider constants or arguments to have trivial kills.<br>

Â  Â const Instruction *I = dyn_cast<Instruction>(V);<br>

@@ -328,8 +479,10 @@ void FastISel::updateValueMap(const Valu<br>

Â  Â  Â AssignedReg = Reg;<br>

Â  Â else if (Reg != AssignedReg) {<br>

Â  Â  Â // Arrange for uses of AssignedReg to be replaced by uses of Reg.<br>

-Â  Â  for (unsigned i = 0; i < NumRegs; i++)<br>

+Â  Â  for (unsigned i = 0; i < NumRegs; i++) {<br>

Â  Â  Â  Â FuncInfo.RegFixups[AssignedReg + i] = Reg + i;<br>

+Â  Â  Â  FuncInfo.RegsWithFixups.insert(Reg + i);<br>

+Â  Â  }<br>

<br>

Â  Â  Â AssignedReg = Reg;<br>

Â  Â }<br>

<br>

Modified: llvm/trunk/lib/CodeGen/SelectionDAG/FunctionLoweringInfo.cpp<br>

URL: <a href="http://llvm.org/viewvc/llvm-project/llvm/trunk/lib/CodeGen/SelectionDAG/FunctionLoweringInfo.cpp?rev=327581&r1=327580&r2=327581&view=diff" rel="noreferrer" target="_blank">http://llvm.org/viewvc/llvm-project/llvm/trunk/lib/CodeGen/SelectionDAG/FunctionLoweringInfo.cpp?rev=327581&r1=327580&r2=327581&view=diff</a><br>

==============================================================================<br>

--- llvm/trunk/lib/CodeGen/SelectionDAG/FunctionLoweringInfo.cpp (original)<br>

+++ llvm/trunk/lib/CodeGen/SelectionDAG/FunctionLoweringInfo.cpp Wed Mar 14 14:54:21 2018<br>

@@ -318,6 +318,7 @@ void FunctionLoweringInfo::clear() {<br>

Â  Â ArgDbgValues.clear();<br>

Â  Â ByValArgFrameIndexMap.clear();<br>

Â  Â RegFixups.clear();<br>

+Â  RegsWithFixups.clear();<br>

Â  Â StatepointStackSlots.clear();<br>

Â  Â StatepointSpillMaps.clear();<br>

Â  Â PreferredExtendType.clear();<br>

<br>

Modified: llvm/trunk/lib/CodeGen/SelectionDAG/SelectionDAGISel.cpp<br>

URL: <a href="http://llvm.org/viewvc/llvm-project/llvm/trunk/lib/CodeGen/SelectionDAG/SelectionDAGISel.cpp?rev=327581&r1=327580&r2=327581&view=diff" rel="noreferrer" target="_blank">http://llvm.org/viewvc/llvm-project/llvm/trunk/lib/CodeGen/SelectionDAG/SelectionDAGISel.cpp?rev=327581&r1=327580&r2=327581&view=diff</a><br>

==============================================================================<br>

--- llvm/trunk/lib/CodeGen/SelectionDAG/SelectionDAGISel.cpp (original)<br>

+++ llvm/trunk/lib/CodeGen/SelectionDAG/SelectionDAGISel.cpp Wed Mar 14 14:54:21 2018<br>

@@ -1658,6 +1658,8 @@ void SelectionDAGISel::SelectAllBasicBlo<br>

Â  Â  Â  Â  Â FastIS->removeDeadCode(FuncInfo->InsertPt, FuncInfo->MBB->end());<br>

Â  Â  Â }<br>

<br>

+Â  Â  if (FastIS)<br>

+Â  Â  Â  FastIS->finishBasicBlock();<br>

Â  Â  Â FinishBasicBlock();<br>

Â  Â  Â FuncInfo->PHINodesToUpdate.clear();<br>

Â  Â  Â ElidedArgCopyInstrs.clear();<br>

<br>

Modified: llvm/trunk/test/CodeGen/AArch64/arm64-abi_align.ll<br>

URL: <a href="http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/AArch64/arm64-abi_align.ll?rev=327581&r1=327580&r2=327581&view=diff" rel="noreferrer" target="_blank">http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/AArch64/arm64-abi_align.ll?rev=327581&r1=327580&r2=327581&view=diff</a><br>

==============================================================================<br>

--- llvm/trunk/test/CodeGen/AArch64/arm64-abi_align.ll (original)<br>

+++ llvm/trunk/test/CodeGen/AArch64/arm64-abi_align.ll Wed Mar 14 14:54:21 2018<br>

@@ -290,13 +290,14 @@ entry:<br>

Â ; Space for s2 is allocated at sp<br>

<br>

Â ; FAST-LABEL: caller42<br>

-; FAST: sub sp, sp, #112<br>

-; Space for s1 is allocated at fp-24 = sp+72<br>

-; Space for s2 is allocated at sp+48<br>

+; FAST: sub sp, sp, #96<br>

+; Space for s1 is allocated at fp-24 = sp+56<br>

Â ; FAST: sub x[[A:[0-9]+]], x29, #24<br>

-; FAST: add x[[A:[0-9]+]], sp, #48<br>

Â ; Call memcpy with size = 24 (0x18)<br>

Â ; FAST: orr {{x[0-9]+}}, xzr, #0x18<br>

+; Space for s2 is allocated at sp+32<br>

+; FAST: add x[[A:[0-9]+]], sp, #32<br>

+; FAST: bl _memcpy<br>

Â  Â %tmp = alloca %struct.s42, align 4<br>

Â  Â %tmp1 = alloca %struct.s42, align 4<br>

Â  Â %0 = bitcast %struct.s42* %tmp to i8*<br>

@@ -334,13 +335,16 @@ entry:<br>

<br>

Â ; FAST-LABEL: caller42_stack<br>

Â ; Space for s1 is allocated at fp-24<br>

-; Space for s2 is allocated at fp-48<br>

Â ; FAST: sub x[[A:[0-9]+]], x29, #24<br>

-; FAST: sub x[[B:[0-9]+]], x29, #48<br>

Â ; Call memcpy with size = 24 (0x18)<br>

Â ; FAST: orr {{x[0-9]+}}, xzr, #0x18<br>

-; FAST: str {{w[0-9]+}}, [sp]<br>

+; FAST: bl _memcpy<br>

+; Space for s2 is allocated at fp-48<br>

+; FAST: sub x[[B:[0-9]+]], x29, #48<br>

+; Call memcpy again<br>

+; FAST: bl _memcpy<br>

Â ; Address of s1 is passed on stack at sp+8<br>

+; FAST: str {{w[0-9]+}}, [sp]<br>

Â ; FAST: str {{x[0-9]+}}, [sp, #8]<br>

Â ; FAST: str {{x[0-9]+}}, [sp, #16]<br>

Â  Â %tmp = alloca %struct.s42, align 4<br>

@@ -401,8 +405,6 @@ entry:<br>

Â ; FAST: add x29, sp, #64<br>

Â ; Space for s1 is allocated at sp+32<br>

Â ; Space for s2 is allocated at sp<br>

-; FAST: add x1, sp, #32<br>

-; FAST: mov x2, sp<br>

Â ; FAST: str {{x[0-9]+}}, [sp, #32]<br>

Â ; FAST: str {{x[0-9]+}}, [sp, #40]<br>

Â ; FAST: str {{x[0-9]+}}, [sp, #48]<br>

@@ -411,6 +413,8 @@ entry:<br>

Â ; FAST: str {{x[0-9]+}}, [sp, #8]<br>

Â ; FAST: str {{x[0-9]+}}, [sp, #16]<br>

Â ; FAST: str {{x[0-9]+}}, [sp, #24]<br>

+; FAST: add x1, sp, #32<br>

+; FAST: mov x2, sp<br>

Â  Â %tmp = alloca %struct.s43, align 16<br>

Â  Â %tmp1 = alloca %struct.s43, align 16<br>

Â  Â %0 = bitcast %struct.s43* %tmp to i8*<br>

@@ -448,8 +452,6 @@ entry:<br>

Â ; FAST: sub sp, sp, #112<br>

Â ; Space for s1 is allocated at fp-32 = sp+64<br>

Â ; Space for s2 is allocated at sp+32<br>

-; FAST: sub x[[A:[0-9]+]], x29, #32<br>

-; FAST: add x[[B:[0-9]+]], sp, #32<br>

Â ; FAST: stur {{x[0-9]+}}, [x29, #-32]<br>

Â ; FAST: stur {{x[0-9]+}}, [x29, #-24]<br>

Â ; FAST: stur {{x[0-9]+}}, [x29, #-16]<br>

@@ -460,8 +462,10 @@ entry:<br>

Â ; FAST: str {{x[0-9]+}}, [sp, #56]<br>

Â ; FAST: str {{w[0-9]+}}, [sp]<br>

Â ; Address of s1 is passed on stack at sp+8<br>

-; FAST: str {{x[0-9]+}}, [sp, #8]<br>

-; FAST: str {{x[0-9]+}}, [sp, #16]<br>

+; FAST: sub x[[A:[0-9]+]], x29, #32<br>

+; FAST: str x[[A]], [sp, #8]<br>

+; FAST: add x[[B:[0-9]+]], sp, #32<br>

+; FAST: str x[[B]], [sp, #16]<br>

Â  Â %tmp = alloca %struct.s43, align 16<br>

Â  Â %tmp1 = alloca %struct.s43, align 16<br>

Â  Â %0 = bitcast %struct.s43* %tmp to i8*<br>

<br>

Modified: llvm/trunk/test/CodeGen/AArch64/arm64-fast-isel-call.ll<br>

URL: <a href="http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/AArch64/arm64-fast-isel-call.ll?rev=327581&r1=327580&r2=327581&view=diff" rel="noreferrer" target="_blank">http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/AArch64/arm64-fast-isel-call.ll?rev=327581&r1=327580&r2=327581&view=diff</a><br>

==============================================================================<br>

--- llvm/trunk/test/CodeGen/AArch64/arm64-fast-isel-call.ll (original)<br>

+++ llvm/trunk/test/CodeGen/AArch64/arm64-fast-isel-call.ll Wed Mar 14 14:54:21 2018<br>

@@ -80,15 +80,15 @@ define i32 @t2() {<br>

Â entry:<br>

Â ; CHECK-LABEL: t2<br>

Â ; CHECK:Â  Â  Â  Â mov [[REG1:x[0-9]+]], xzr<br>

+; CHECK:Â  Â  Â  Â mov x0, [[REG1]]<br>

Â ; CHECK:Â  Â  Â  Â orr w1, wzr, #0xfffffff8<br>

Â ; CHECK:Â  Â  Â  Â orr [[REG2:w[0-9]+]], wzr, #0x3ff<br>

-; CHECK:Â  Â  Â  Â orr [[REG3:w[0-9]+]], wzr, #0x2<br>

-; CHECK:Â  Â  Â  Â mov [[REG4:w[0-9]+]], wzr<br>

-; CHECK:Â  Â  Â  Â orr [[REG5:w[0-9]+]], wzr, #0x1<br>

-; CHECK:Â  Â  Â  Â mov x0, [[REG1]]<br>

Â ; CHECK:Â  Â  Â  Â uxth w2, [[REG2]]<br>

+; CHECK:Â  Â  Â  Â orr [[REG3:w[0-9]+]], wzr, #0x2<br>

Â ; CHECK:Â  Â  Â  Â sxtb w3, [[REG3]]<br>

+; CHECK:Â  Â  Â  Â mov [[REG4:w[0-9]+]], wzr<br>

Â ; CHECK:Â  Â  Â  Â and w4, [[REG4]], #0x1<br>

+; CHECK:Â  Â  Â  Â orr [[REG5:w[0-9]+]], wzr, #0x1<br>

Â ; CHECK:Â  Â  Â  Â and w5, [[REG5]], #0x1<br>

Â ; CHECK:Â  Â  Â  Â bl _func2<br>

Â  Â %call = call i32 @func2(i64 zeroext 0, i32 signext -8, i16 zeroext 1023, i8 signext -254, i1 zeroext 0, i1 zeroext 1)<br>

<br>

Modified: llvm/trunk/test/CodeGen/AArch64/arm64-fast-isel-gv.ll<br>

URL: <a href="http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/AArch64/arm64-fast-isel-gv.ll?rev=327581&r1=327580&r2=327581&view=diff" rel="noreferrer" target="_blank">http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/AArch64/arm64-fast-isel-gv.ll?rev=327581&r1=327580&r2=327581&view=diff</a><br>

==============================================================================<br>

--- llvm/trunk/test/CodeGen/AArch64/arm64-fast-isel-gv.ll (original)<br>

+++ llvm/trunk/test/CodeGen/AArch64/arm64-fast-isel-gv.ll Wed Mar 14 14:54:21 2018<br>

@@ -18,10 +18,10 @@ entry:<br>

Â ; CHECK: @Rand<br>

Â ; CHECK: adrp [[REG1:x[0-9]+]], _seed@GOTPAGE<br>

Â ; CHECK: ldrÂ  [[REG2:x[0-9]+]], {{\[}}[[REG1]], _seed@GOTPAGEOFF{{\]}}<br>

-; CHECK: movÂ  [[REG3:x[0-9]+]], #13849<br>

-; CHECK: movÂ  [[REG4:x[0-9]+]], #1309<br>

Â ; CHECK: ldrÂ  [[REG5:x[0-9]+]], {{\[}}[[REG2]]{{\]}}<br>

+; CHECK: movÂ  [[REG4:x[0-9]+]], #1309<br>

Â ; CHECK: mulÂ  [[REG6:x[0-9]+]], [[REG5]], [[REG4]]<br>

+; CHECK: movÂ  [[REG3:x[0-9]+]], #13849<br>

Â ; CHECK: addÂ  [[REG7:x[0-9]+]], [[REG6]], [[REG3]]<br>

Â ; CHECK: andÂ  [[REG8:x[0-9]+]], [[REG7]], #0xffff<br>

Â ; CHECK: strÂ  [[REG8]], {{\[}}[[REG1]]{{\]}}<br>

<br>

Modified: llvm/trunk/test/CodeGen/AArch64/arm64-fast-isel-intrinsic.ll<br>

URL: <a href="http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/AArch64/arm64-fast-isel-intrinsic.ll?rev=327581&r1=327580&r2=327581&view=diff" rel="noreferrer" target="_blank">http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/AArch64/arm64-fast-isel-intrinsic.ll?rev=327581&r1=327580&r2=327581&view=diff</a><br>

==============================================================================<br>

--- llvm/trunk/test/CodeGen/AArch64/arm64-fast-isel-intrinsic.ll (original)<br>

+++ llvm/trunk/test/CodeGen/AArch64/arm64-fast-isel-intrinsic.ll Wed Mar 14 14:54:21 2018<br>

@@ -8,8 +8,8 @@ define void @t1() {<br>

Â ; ARM64: adrp x8, _message@PAGE<br>

Â ; ARM64: add x0, x8, _message@PAGEOFF<br>

Â ; ARM64: mov w9, wzr<br>

-; ARM64: mov x2, #80<br>

Â ; ARM64: uxtb w1, w9<br>

+; ARM64: mov x2, #80<br>

Â ; ARM64: bl _memset<br>

Â  Â call void @llvm.memset.p0i8.i64(i8* align 16 getelementptr inbounds ([80 x i8], [80 x i8]* @message, i32 0, i32 0), i8 0, i64 80, i1 false)<br>

Â  Â ret void<br>

<br>

Modified: llvm/trunk/test/CodeGen/AArch64/arm64-fast-isel.ll<br>

URL: <a href="http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/AArch64/arm64-fast-isel.ll?rev=327581&r1=327580&r2=327581&view=diff" rel="noreferrer" target="_blank">http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/AArch64/arm64-fast-isel.ll?rev=327581&r1=327580&r2=327581&view=diff</a><br>

==============================================================================<br>

--- llvm/trunk/test/CodeGen/AArch64/arm64-fast-isel.ll (original)<br>

+++ llvm/trunk/test/CodeGen/AArch64/arm64-fast-isel.ll Wed Mar 14 14:54:21 2018<br>

@@ -95,6 +95,8 @@ declare void @llvm.trap() nounwind<br>

Â define void @ands(i32* %addr) {<br>

Â ; CHECK-LABEL: ands:<br>

Â ; CHECK: tst [[COND:w[0-9]+]], #0x1<br>

+; CHECK-NEXT: orr w{{[0-9]+}}, wzr, #0x2<br>

+; CHECK-NEXT: orr w{{[0-9]+}}, wzr, #0x1<br>

Â ; CHECK-NEXT: csel [[COND]],<br>

Â entry:<br>

Â  Â %cond91 = select i1 undef, i32 1, i32 2<br>

<br>

Modified: llvm/trunk/test/CodeGen/AArch64/arm64-patchpoint-webkit_jscc.ll<br>

URL: <a href="http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/AArch64/arm64-patchpoint-webkit_jscc.ll?rev=327581&r1=327580&r2=327581&view=diff" rel="noreferrer" target="_blank">http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/AArch64/arm64-patchpoint-webkit_jscc.ll?rev=327581&r1=327580&r2=327581&view=diff</a><br>

==============================================================================<br>

--- llvm/trunk/test/CodeGen/AArch64/arm64-patchpoint-webkit_jscc.ll (original)<br>

+++ llvm/trunk/test/CodeGen/AArch64/arm64-patchpoint-webkit_jscc.ll Wed Mar 14 14:54:21 2018<br>

@@ -51,10 +51,10 @@ entry:<br>

Â ; CHECK-NEXT:Â  blr x16<br>

Â ; FAST-LABEL:Â  jscall_patchpoint_codegen2:<br>

Â ; FAST:Â  Â  Â  Â  orr [[REG1:x[0-9]+]], xzr, #0x2<br>

-; FAST-NEXT:Â  Â orr [[REG2:w[0-9]+]], wzr, #0x4<br>

-; FAST-NEXT:Â  Â orr [[REG3:x[0-9]+]], xzr, #0x6<br>

Â ; FAST-NEXT:Â  Â str [[REG1]], [sp]<br>

+; FAST-NEXT:Â  Â orr [[REG2:w[0-9]+]], wzr, #0x4<br>

Â ; FAST-NEXT:Â  Â str [[REG2]], [sp, #16]<br>

+; FAST-NEXT:Â  Â orr [[REG3:x[0-9]+]], xzr, #0x6<br>

Â ; FAST-NEXT:Â  Â str [[REG3]], [sp, #24]<br>

Â ; FAST:Â  Â  Â  Â  Ltmp<br>

Â ; FAST-NEXT:Â  Â movÂ  x16, #281470681743360<br>

@@ -87,14 +87,14 @@ entry:<br>

Â ; CHECK-NEXT:Â  blr x16<br>

Â ; FAST-LABEL:Â  jscall_patchpoint_codegen3:<br>

Â ; FAST:Â  Â  Â  Â  orr [[REG1:x[0-9]+]], xzr, #0x2<br>

-; FAST-NEXT:Â  Â orr [[REG2:w[0-9]+]], wzr, #0x4<br>

-; FAST-NEXT:Â  Â orr [[REG3:x[0-9]+]], xzr, #0x6<br>

-; FAST-NEXT:Â  Â orr [[REG4:w[0-9]+]], wzr, #0x8<br>

-; FAST-NEXT:Â  Â mov [[REG5:x[0-9]+]], #10<br>

Â ; FAST-NEXT:Â  Â str [[REG1]], [sp]<br>

+; FAST-NEXT:Â  Â orr [[REG2:w[0-9]+]], wzr, #0x4<br>

Â ; FAST-NEXT:Â  Â str [[REG2]], [sp, #16]<br>

+; FAST-NEXT:Â  Â orr [[REG3:x[0-9]+]], xzr, #0x6<br>

Â ; FAST-NEXT:Â  Â str [[REG3]], [sp, #24]<br>

+; FAST-NEXT:Â  Â orr [[REG4:w[0-9]+]], wzr, #0x8<br>

Â ; FAST-NEXT:Â  Â str [[REG4]], [sp, #36]<br>

+; FAST-NEXT:Â  Â mov [[REG5:x[0-9]+]], #10<br>

Â ; FAST-NEXT:Â  Â str [[REG5]], [sp, #48]<br>

Â ; FAST:Â  Â  Â  Â  Ltmp<br>

Â ; FAST-NEXT:Â  Â movÂ  Â x16, #281470681743360<br>

<br>

Modified: llvm/trunk/test/CodeGen/AArch64/swifterror.ll<br>

URL: <a href="http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/AArch64/swifterror.ll?rev=327581&r1=327580&r2=327581&view=diff" rel="noreferrer" target="_blank">http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/AArch64/swifterror.ll?rev=327581&r1=327580&r2=327581&view=diff</a><br>

==============================================================================<br>

--- llvm/trunk/test/CodeGen/AArch64/swifterror.ll (original)<br>

+++ llvm/trunk/test/CodeGen/AArch64/swifterror.ll Wed Mar 14 14:54:21 2018<br>

@@ -189,10 +189,10 @@ define float @foo_loop(%swift_error** sw<br>

Â ; CHECK-O0:[[BB2]]:<br>

Â ; CHECK-O0: ldrÂ  Â  Â x0, [sp, [[SLOT2]]]<br>

Â ; CHECK-O0: fcmp<br>

-; CHECK-O0: strÂ  Â  Â x0, [sp]<br>

+; CHECK-O0: strÂ  Â  Â x0, [sp, [[SLOT3:#[0-9]+]]<br>

Â ; CHECK-O0: b.le [[BB1]]<br>

Â ; reload from stack<br>

-; CHECK-O0: ldr [[ID3:x[0-9]+]], [sp]<br>

+; CHECK-O0: ldr [[ID3:x[0-9]+]], [sp, [[SLOT3]]]<br>

Â ; CHECK-O0: mov x21, [[ID3]]<br>

Â ; CHECK-O0: ret<br>

Â entry:<br>

<br>

Modified: llvm/trunk/test/CodeGen/ARM/fast-isel-call.ll<br>

URL: <a href="http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/ARM/fast-isel-call.ll?rev=327581&r1=327580&r2=327581&view=diff" rel="noreferrer" target="_blank">http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/ARM/fast-isel-call.ll?rev=327581&r1=327580&r2=327581&view=diff</a><br>

==============================================================================<br>

--- llvm/trunk/test/CodeGen/ARM/fast-isel-call.ll (original)<br>

+++ llvm/trunk/test/CodeGen/ARM/fast-isel-call.ll Wed Mar 14 14:54:21 2018<br>

@@ -95,51 +95,54 @@ declare zeroext i1 @t9();<br>

Â define i32 @t10() {<br>

Â entry:<br>

Â ; ARM: @t10<br>

-; ARM: movw [[R0:l?r[0-9]*]], #0<br>

-; ARM: movw [[R1:l?r[0-9]*]], #248<br>

-; ARM: movw [[R2:l?r[0-9]*]], #187<br>

-; ARM: movw [[R3:l?r[0-9]*]], #28<br>

-; ARM: movw [[R4:l?r[0-9]*]], #40<br>

-; ARM: movw [[R5:l?r[0-9]*]], #186<br>

-; ARM: and [[R0]], [[R0]], #255<br>

-; ARM: and [[R1]], [[R1]], #255<br>

-; ARM: and [[R2]], [[R2]], #255<br>

-; ARM: and [[R3]], [[R3]], #255<br>

-; ARM: and [[R4]], [[R4]], #255<br>

-; ARM: str [[R4]], [sp]<br>

-; ARM: and [[R4]], [[R5]], #255<br>

-; ARM: str [[R4]], [sp, #4]<br>

+; ARM-DAG: movw [[R0:l?r[0-9]*]], #0<br>

+; ARM-DAG: movw [[R1:l?r[0-9]*]], #248<br>

+; ARM-DAG: movw [[R2:l?r[0-9]*]], #187<br>

+; ARM-DAG: movw [[R3:l?r[0-9]*]], #28<br>

+; ARM-DAG: movw [[R4:l?r[0-9]*]], #40<br>

+; ARM-DAG: movw [[R5:l?r[0-9]*]], #186<br>

+; ARM-DAG: and [[R0]], [[R0]], #255<br>

+; ARM-DAG: and [[R1]], [[R1]], #255<br>

+; ARM-DAG: and [[R2]], [[R2]], #255<br>

+; ARM-DAG: and [[R3]], [[R3]], #255<br>

+; ARM-DAG: and [[R4]], [[R4]], #255<br>

+; ARM-DAG: str [[R4]], [sp]<br>

+; ARM-DAG: and [[R4]], [[R5]], #255<br>

+; ARM-DAG: str [[R4]], [sp, #4]<br>

Â ; ARM: bl {{_?}}bar<br>

-; ARM-LONG: @t10<br>

+; ARM-LONG-LABEL: @t10<br>

<br>

Â ; ARM-LONG-MACHO: {{(movw)|(ldr)}} [[R:l?r[0-9]*]], {{(:lower16:L_bar\$non_lazy_ptr)|(.LCPI)}}<br>

Â ; ARM-LONG-MACHO: {{(movt [[R]], :upper16:L_bar\$non_lazy_ptr)?}}<br>

-; ARM-LONG-MACHO: ldr [[R]], {{\[}}[[R]]{{\]}}<br>

+; ARM-LONG-MACHO: strÂ  Â  Â [[R]], [r7, [[SLOT:#[-0-9]+]]]Â  Â  Â  Â  Â  Â @ 4-byte Spill<br>

+; ARM-LONG-MACHO: ldrÂ  Â  Â [[R:l?r[0-9]*]], [r7, [[SLOT]]]Â  Â  Â  Â  Â  Â @ 4-byte Reload<br>

<br>

Â ; ARM-LONG-ELF: movw [[R:l?r[0-9]*]], :lower16:bar<br>

Â ; ARM-LONG-ELF: {{(movt [[R]], :upper16:L_bar\$non_lazy_ptr)?}}<br>

<br>

Â ; ARM-LONG: blx [[R]]<br>

Â ; THUMB: @t10<br>

-; THUMB: movs [[R0:l?r[0-9]*]], #0<br>

-; THUMB: movs [[R1:l?r[0-9]*]], #248<br>

-; THUMB: movs [[R2:l?r[0-9]*]], #187<br>

-; THUMB: movs [[R3:l?r[0-9]*]], #28<br>

-; THUMB: movw [[R4:l?r[0-9]*]], #40<br>

-; THUMB: movw [[R5:l?r[0-9]*]], #186<br>

-; THUMB: and [[R0]], [[R0]], #255<br>

-; THUMB: and [[R1]], [[R1]], #255<br>

-; THUMB: and [[R2]], [[R2]], #255<br>

-; THUMB: and [[R3]], [[R3]], #255<br>

-; THUMB: and [[R4]], [[R4]], #255<br>

-; THUMB: str.w [[R4]], [sp]<br>

-; THUMB: and [[R4]], [[R5]], #255<br>

-; THUMB: str.w [[R4]], [sp, #4]<br>

+; THUMB-DAG: movs [[R0:l?r[0-9]*]], #0<br>

+; THUMB-DAG: movs [[R1:l?r[0-9]*]], #248<br>

+; THUMB-DAG: movs [[R2:l?r[0-9]*]], #187<br>

+; THUMB-DAG: movs [[R3:l?r[0-9]*]], #28<br>

+; THUMB-DAG: movw [[R4:l?r[0-9]*]], #40<br>

+; THUMB-DAG: movw [[R5:l?r[0-9]*]], #186<br>

+; THUMB-DAG: and [[R0]], [[R0]], #255<br>

+; THUMB-DAG: and [[R1]], [[R1]], #255<br>

+; THUMB-DAG: and [[R2]], [[R2]], #255<br>

+; THUMB-DAG: and [[R3]], [[R3]], #255<br>

+; THUMB-DAG: and [[R4]], [[R4]], #255<br>

+; THUMB-DAG: str.w [[R4]], [sp]<br>

+; THUMB-DAG: and [[R4]], [[R5]], #255<br>

+; THUMB-DAG: str.w [[R4]], [sp, #4]<br>

Â ; THUMB: bl {{_?}}bar<br>

-; THUMB-LONG: @t10<br>

+; THUMB-LONG-LABEL: @t10<br>

Â ; THUMB-LONG: {{(movw)|(ldr.n)}} [[R:l?r[0-9]*]], {{(:lower16:L_bar\$non_lazy_ptr)|(.LCPI)}}<br>

Â ; THUMB-LONG: {{(movt [[R]], :upper16:L_bar\$non_lazy_ptr)?}}<br>

Â ; THUMB-LONG: ldr{{(.w)?}} [[R]], {{\[}}[[R]]{{\]}}<br>

+; THUMB-LONG: strÂ  Â  Â [[R]], [sp, [[SLOT:#[-0-9]+]]]Â  Â  Â  Â  Â  Â @ 4-byte Spill<br>

+; THUMB-LONG: ldr.wÂ  Â [[R:l?r[0-9]*]], [sp, [[SLOT]]]Â  Â  Â  Â  Â  Â @ 4-byte Reload<br>

Â ; THUMB-LONG: blx [[R]]<br>

Â  Â %call = call i32 @bar(i8 zeroext 0, i8 zeroext -8, i8 zeroext -69, i8 zeroext 28, i8 zeroext 40, i8 zeroext -70)<br>

Â  Â ret i32 0<br>

@@ -152,14 +155,15 @@ define i32 @bar0(i32 %i) nounwind {<br>

Â }<br>

<br>

Â define void @foo3() uwtable {<br>

-; ARM: movwÂ  Â  r0, #0<br>

-; ARM: {{(movw r1, :lower16:_?bar0)|(ldr r1, .LCPI)}}<br>

-; ARM: {{(movt r1, :upper16:_?bar0)|(ldr r1, \[r1\])}}<br>

-; ARM: blxÂ  Â  Â r1<br>

-; THUMB: movsÂ  Â  r0, #0<br>

-; THUMB: {{(movw r1, :lower16:_?bar0)|(ldr.n r1, .LCPI)}}<br>

-; THUMB: {{(movt r1, :upper16:_?bar0)|(ldr r1, \[r1\])}}<br>

-; THUMB: blxÂ  Â  Â r1<br>

+; ARM: @foo3<br>

+; ARM: {{(movw r[0-9]+, :lower16:_?bar0)|(ldr r[0-9]+, .LCPI)}}<br>

+; ARM: {{(movt r[0-9]+, :upper16:_?bar0)|(ldr r[0-9]+, \[r[0-9]+\])}}<br>

+; ARM: movwÂ  Â  {{r[0-9]+}}, #0<br>

+; ARM: blxÂ  Â  Â {{r[0-9]+}}<br>

+; THUMB: {{(movw r[0-9]+, :lower16:_?bar0)|(ldr.n r[0-9]+, .LCPI)}}<br>

+; THUMB: {{(movt r[0-9]+, :upper16:_?bar0)|(ldr r[0-9]+, \[r[0-9]+\])}}<br>

+; THUMB: movsÂ  Â  {{r[0-9]+}}, #0<br>

+; THUMB: blxÂ  Â  Â {{r[0-9]+}}<br>

Â  Â %fptr = alloca i32 (i32)*, align 8<br>

Â  Â store i32 (i32)* @bar0, i32 (i32)** %fptr, align 8<br>

Â  Â %1 = load i32 (i32)*, i32 (i32)** %fptr, align 8<br>

@@ -171,7 +175,7 @@ define i32 @LibCall(i32 %a, i32 %b) {<br>

Â entry:<br>

Â ; ARM: LibCall<br>

Â ; ARM: bl {{___udivsi3|__aeabi_uidiv}}<br>

-; ARM-LONG: LibCall<br>

+; ARM-LONG-LABEL: LibCall<br>

<br>

Â ; ARM-LONG-MACHO: {{(movw r2, :lower16:L___udivsi3\$non_lazy_ptr)|(ldr r2, .LCPI)}}<br>

Â ; ARM-LONG-MACHO: {{(movt r2, :upper16:L___udivsi3\$non_lazy_ptr)?}}<br>

@@ -183,7 +187,7 @@ entry:<br>

Â ; ARM-LONG: blx r2<br>

Â ; THUMB: LibCall<br>

Â ; THUMB: bl {{___udivsi3|__aeabi_uidiv}}<br>

-; THUMB-LONG: LibCall<br>

+; THUMB-LONG-LABEL: LibCall<br>

Â ; THUMB-LONG: {{(movw r2, :lower16:L___udivsi3\$non_lazy_ptr)|(ldr.n r2, .LCPI)}}<br>

Â ; THUMB-LONG: {{(movt r2, :upper16:L___udivsi3\$non_lazy_ptr)?}}<br>

Â ; THUMB-LONG: ldr r2, [r2]<br>

<br>

Modified: llvm/trunk/test/CodeGen/ARM/fast-isel-intrinsic.ll<br>

URL: <a href="http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/ARM/fast-isel-intrinsic.ll?rev=327581&r1=327580&r2=327581&view=diff" rel="noreferrer" target="_blank">http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/ARM/fast-isel-intrinsic.ll?rev=327581&r1=327580&r2=327581&view=diff</a><br>

==============================================================================<br>

--- llvm/trunk/test/CodeGen/ARM/fast-isel-intrinsic.ll (original)<br>

+++ llvm/trunk/test/CodeGen/ARM/fast-isel-intrinsic.ll Wed Mar 14 14:54:21 2018<br>

@@ -16,10 +16,10 @@ define void @t1() nounwind ssp {<br>

Â ; ARM-LABEL: t1:<br>

Â ; ARM: {{(movw r0, :lower16:_?message1)|(ldr r0, .LCPI)}}<br>

Â ; ARM: {{(movt r0, :upper16:_?message1)|(ldr r0, \[r0\])}}<br>

-; ARM: add r0, r0, #5<br>

-; ARM: movw r1, #64<br>

-; ARM: movw r2, #10<br>

-; ARM: and r1, r1, #255<br>

+; ARM-DAG: add r0, r0, #5<br>

+; ARM-DAG: movw r1, #64<br>

+; ARM-DAG: movw r2, #10<br>

+; ARM-DAG: and r1, r1, #255<br>

Â ; ARM: bl {{_?}}memset<br>

Â ; ARM-LONG-LABEL: t1:<br>

<br>

@@ -36,8 +36,8 @@ define void @t1() nounwind ssp {<br>

Â ; THUMB: {{(movt r0, :upper16:_?message1)|(ldr r0, \[r0\])}}<br>

Â ; THUMB: adds r0, #5<br>

Â ; THUMB: movs r1, #64<br>

-; THUMB: movs r2, #10<br>

Â ; THUMB: and r1, r1, #255<br>

+; THUMB: movs r2, #10<br>

Â ; THUMB: bl {{_?}}memset<br>

Â ; THUMB-LONG-LABEL: t1:<br>

Â ; THUMB-LONG: movw r3, :lower16:L_memset$non_lazy_ptr<br>

@@ -62,10 +62,10 @@ define void @t2() nounwind ssp {<br>

<br>

Â ; ARM: add r1, r0, #4<br>

Â ; ARM: add r0, r0, #16<br>

-; ARM: movw r2, #17<br>

Â ; ARM: str r0, [sp[[SLOT:[, #0-9]*]]] @ 4-byte Spill<br>

Â ; ARM: mov r0, r1<br>

Â ; ARM: ldr r1, [sp[[SLOT]]] @ 4-byte Reload<br>

+; ARM: movw r2, #17<br>

Â ; ARM: bl {{_?}}memcpy<br>

Â ; ARM-LONG-LABEL: t2:<br>

<br>

@@ -83,10 +83,10 @@ define void @t2() nounwind ssp {<br>

Â ; THUMB: ldr r0, [r0]<br>

Â ; THUMB: adds r1, r0, #4<br>

Â ; THUMB: adds r0, #16<br>

-; THUMB: movs r2, #17<br>

Â ; THUMB: str r0, [sp[[SLOT:[, #0-9]*]]] @ 4-byte Spill<br>

Â ; THUMB: mov r0, r1<br>

Â ; THUMB: ldr r1,Â  [sp[[SLOT]]] @ 4-byte Reload<br>

+; THUMB: movs r2, #17<br>

Â ; THUMB: bl {{_?}}memcpy<br>

Â ; THUMB-LONG-LABEL: t2:<br>

Â ; THUMB-LONG: movw r3, :lower16:L_memcpy$non_lazy_ptr<br>

@@ -112,8 +112,8 @@ define void @t3() nounwind ssp {<br>

<br>

Â ; ARM: add r1, r0, #4<br>

Â ; ARM: add r0, r0, #16<br>

-; ARM: movw r2, #10<br>

Â ; ARM: mov r0, r1<br>

+; ARM: movw r2, #10<br>

Â ; ARM: bl {{_?}}memmove<br>

Â ; ARM-LONG-LABEL: t3:<br>

<br>

@@ -131,10 +131,10 @@ define void @t3() nounwind ssp {<br>

Â ; THUMB: ldr r0, [r0]<br>

Â ; THUMB: adds r1, r0, #4<br>

Â ; THUMB: adds r0, #16<br>

-; THUMB: movs r2, #10<br>

Â ; THUMB: str r0, [sp[[SLOT:[, #0-9]*]]] @ 4-byte Spill<br>

Â ; THUMB: mov r0, r1<br>

Â ; THUMB: ldr r1,Â  [sp[[SLOT]]] @ 4-byte Reload<br>

+; THUMB: movs r2, #10<br>

Â ; THUMB: bl {{_?}}memmove<br>

Â ; THUMB-LONG-LABEL: t3:<br>

Â ; THUMB-LONG: movw r3, :lower16:L_memmove$non_lazy_ptr<br>

<br>

Modified: llvm/trunk/test/CodeGen/ARM/fast-isel-select.ll<br>

URL: <a href="http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/ARM/fast-isel-select.ll?rev=327581&r1=327580&r2=327581&view=diff" rel="noreferrer" target="_blank">http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/ARM/fast-isel-select.ll?rev=327581&r1=327580&r2=327581&view=diff</a><br>

==============================================================================<br>

--- llvm/trunk/test/CodeGen/ARM/fast-isel-select.ll (original)<br>

+++ llvm/trunk/test/CodeGen/ARM/fast-isel-select.ll Wed Mar 14 14:54:21 2018<br>

@@ -6,16 +6,14 @@<br>

Â define i32 @t1(i1 %c) nounwind readnone {<br>

Â entry:<br>

Â ; ARM: t1<br>

-; ARM: movw r{{[1-9]}}, #10<br>

Â ; ARM: tst r0, #1<br>

-; ARM: moveq r{{[1-9]}}, #20<br>

-; ARM: mov r0, r{{[1-9]}}<br>

+; ARM: movw r0, #10<br>

+; ARM: moveq r0, #20<br>

Â ; THUMB: t1<br>

-; THUMB: movs r{{[1-9]}}, #10<br>

Â ; THUMB: tst.w r0, #1<br>

+; THUMB: movw r0, #10<br>

Â ; THUMB: it eq<br>

-; THUMB: moveq r{{[1-9]}}, #20<br>

-; THUMB: mov r0, r{{[1-9]}}<br>

+; THUMB: moveq r0, #20<br>

Â  Â %0 = select i1 %c, i32 10, i32 20<br>

Â  Â ret i32 %0<br>

Â }<br>

@@ -26,7 +24,7 @@ entry:<br>

Â ; ARM: tst r0, #1<br>

Â ; ARM: moveq r{{[1-9]}}, #20<br>

Â ; ARM: mov r0, r{{[1-9]}}<br>

-; THUMB: t2<br>

+; THUMB-LABEL: t2<br>

Â ; THUMB: tst.w r0, #1<br>

Â ; THUMB: it eq<br>

Â ; THUMB: moveq r{{[1-9]}}, #20<br>

@@ -54,16 +52,14 @@ entry:<br>

Â define i32 @t4(i1 %c) nounwind readnone {<br>

Â entry:<br>

Â ; ARM: t4<br>

-; ARM: mvn r{{[1-9]}}, #9<br>

Â ; ARM: tst r0, #1<br>

-; ARM: mvneq r{{[1-9]}}, #0<br>

-; ARM: mov r0, r{{[1-9]}}<br>

+; ARM: mvn r0, #9<br>

+; ARM: mvneq r0, #0<br>

Â ; THUMB-LABEL: t4<br>

-; THUMB: mvn [[REG:r[1-9]+]], #9<br>

Â ; THUMB: tst.w r0, #1<br>

+; THUMB: mvn r0, #9<br>

Â ; THUMB: it eq<br>

-; THUMB: mvneq [[REG]], #0<br>

-; THUMB: mov r0, [[REG]]<br>

+; THUMB: mvneq r0, #0<br>

Â  Â %0 = select i1 %c, i32 -10, i32 -1<br>

Â  Â ret i32 %0<br>

Â }<br>

<br>

Modified: llvm/trunk/test/CodeGen/ARM/fast-isel-vararg.ll<br>

URL: <a href="http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/ARM/fast-isel-vararg.ll?rev=327581&r1=327580&r2=327581&view=diff" rel="noreferrer" target="_blank">http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/ARM/fast-isel-vararg.ll?rev=327581&r1=327580&r2=327581&view=diff</a><br>

==============================================================================<br>

--- llvm/trunk/test/CodeGen/ARM/fast-isel-vararg.ll (original)<br>

+++ llvm/trunk/test/CodeGen/ARM/fast-isel-vararg.ll Wed Mar 14 14:54:21 2018<br>

@@ -17,23 +17,24 @@ entry:<br>

Â  Â %4 = load i32, i32* %n, align 4<br>

Â ; ARM: VarArg<br>

Â ; ARM: mov [[FP:r[0-9]+]], sp<br>

-; ARM: sub sp, sp, #32<br>

-; ARM: movw r0, #5<br>

+; ARM: sub sp, sp, #{{(36|40)}}<br>

Â ; ARM: ldr r1, {{\[}}[[FP]], #-4]<br>

Â ; ARM: ldr r2, {{\[}}[[FP]], #-8]<br>

Â ; ARM: ldr r3, {{\[}}[[FP]], #-12]<br>

-; ARM: ldr [[Ra:r[0-9]+]], [sp, #16]<br>

-; ARM: ldr [[Rb:[lr]+[0-9]*]], [sp, #12]<br>

-; ARM: str [[Ra]], [sp]<br>

+; ARM: ldr [[Ra:r[0-9]+]], {{\[}}[[FP]], #-16]<br>

+; ARM: ldr [[Rb:[lr]+[0-9]*]], [sp, #{{(16|20)}}]<br>

+; ARM: movw [[Rc:[lr]+[0-9]*]], #5<br>

+;Â  Â Ra got spilled<br>

+; ARM: mov r0, [[Rc]]<br>

+; ARM: str {{.*}}, [sp]<br>

Â ; ARM: str [[Rb]], [sp, #4]<br>

Â ; ARM: bl {{_?CallVariadic}}<br>

-; THUMB: sub sp, #32<br>

-; THUMB: movs r0, #5<br>

-; THUMB: ldr r1, [sp, #28]<br>

-; THUMB: ldr r2, [sp, #24]<br>

-; THUMB: ldr r3, [sp, #20]<br>

+; THUMB: sub sp, #{{36}}<br>

+; THUMB: ldr r1, [sp, #32]<br>

+; THUMB: ldr r2, [sp, #28]<br>

+; THUMB: ldr r3, [sp, #24]<br>

+; THUMB: ldr {{[a-z0-9]+}}, [sp, #20]<br>

Â ; THUMB: ldr.w {{[a-z0-9]+}}, [sp, #16]<br>

-; THUMB: ldr.w {{[a-z0-9]+}}, [sp, #12]<br>

Â ; THUMB: str.w {{[a-z0-9]+}}, [sp]<br>

Â ; THUMB: str.w {{[a-z0-9]+}}, [sp, #4]<br>

Â ; THUMB: bl {{_?}}CallVariadic<br>

<br>

Modified: llvm/trunk/test/CodeGen/ARM/swifterror.ll<br>

URL: <a href="http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/ARM/swifterror.ll?rev=327581&r1=327580&r2=327581&view=diff" rel="noreferrer" target="_blank">http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/ARM/swifterror.ll?rev=327581&r1=327580&r2=327581&view=diff</a><br>

==============================================================================<br>

--- llvm/trunk/test/CodeGen/ARM/swifterror.ll (original)<br>

+++ llvm/trunk/test/CodeGen/ARM/swifterror.ll Wed Mar 14 14:54:21 2018<br>

@@ -188,11 +188,10 @@ define float @foo_loop(%swift_error** sw<br>

Â ; CHECK-O0: mov r{{.*}}, r8<br>

Â ; CHECK-O0: cmp r{{.*}}, #0<br>

Â ; CHECK-O0: beq<br>

-; CHECK-O0-DAG: movw r{{.*}}, #1<br>

-; CHECK-O0-DAG: mov r{{.*}}, #16<br>

+; CHECK-O0: mov r0, #16<br>

Â ; CHECK-O0: malloc<br>

Â ; CHECK-O0-DAG: mov [[ID:r[0-9]+]], r0<br>

-; CHECK-O0-DAG: ldr [[ID2:r[0-9]+]], [sp{{.*}}]<br>

+; CHECK-O0-DAG: movw [[ID2:.*]], #1<br>

Â ; CHECK-O0: strb [[ID2]], [{{.*}}[[ID]], #8]<br>

Â ; spill r0<br>

Â ; CHECK-O0: str r0, [sp{{.*}}]<br>

<br>

Modified: llvm/trunk/test/CodeGen/Mips/Fast-ISel/callabi.ll<br>

URL: <a href="http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/Mips/Fast-ISel/callabi.ll?rev=327581&r1=327580&r2=327581&view=diff" rel="noreferrer" target="_blank">http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/Mips/Fast-ISel/callabi.ll?rev=327581&r1=327580&r2=327581&view=diff</a><br>

==============================================================================<br>

--- llvm/trunk/test/CodeGen/Mips/Fast-ISel/callabi.ll (original)<br>

+++ llvm/trunk/test/CodeGen/Mips/Fast-ISel/callabi.ll Wed Mar 14 14:54:21 2018<br>

@@ -163,32 +163,26 @@ declare void @xcccc(i8, i8, i8, i8)<br>

Â define void @cxcccc() {<br>

Â  Â ; ALL-LABEL:Â  Â  cxcccc:<br>

<br>

-Â  ; ALL-DAG:Â  Â  Â  Â  addiuÂ  Â $[[T0:[0-9]+]], $zero, 88<br>

-Â  ; ALL-DAG:Â  Â  Â  Â  addiuÂ  Â $[[T1:[0-9]+]], $zero, 44<br>

-Â  ; ALL-DAG:Â  Â  Â  Â  addiuÂ  Â $[[T2:[0-9]+]], $zero, 11<br>

-Â  ; ALL-DAG:Â  Â  Â  Â  addiuÂ  Â $[[T3:[0-9]+]], $zero, 33<br>

-<br>

-Â  ; FIXME: We should avoid the unnecessary spill/reload here.<br>

-<br>

-Â  ; 32R1-DAG:Â  Â  Â  Â sllÂ  Â  Â $[[T4:[0-9]+]], $[[T0]], 24<br>

-Â  ; 32R1-DAG:Â  Â  Â  Â sraÂ  Â  Â $[[T5:[0-9]+]], $[[T4]], 24<br>

-Â  ; 32R1-DAG:Â  Â  Â  Â swÂ  Â  Â  $4, 16($sp)<br>

-Â  ; 32R1-DAG:Â  Â  Â  Â moveÂ  Â  $4, $[[T5]]<br>

-Â  ; 32R1-DAG:Â  Â  Â  Â sllÂ  Â  Â $[[T6:[0-9]+]], $[[T1]], 24<br>

-Â  ; 32R1-DAG:Â  Â  Â  Â sraÂ  Â  Â $5, $[[T6]], 24<br>

-Â  ; 32R1-DAG:Â  Â  Â  Â sllÂ  Â  Â $[[T7:[0-9]+]], $[[T2]], 24<br>

-Â  ; 32R1-DAG:Â  Â  Â  Â sraÂ  Â  Â $6, $[[T7]], 24<br>

-Â  ; 32R1:Â  Â  Â  Â  Â  Â lwÂ  Â  Â  $[[T8:[0-9]+]], 16($sp)<br>

-Â  ; 32R1:Â  Â  Â  Â  Â  Â sllÂ  Â  Â $[[T9:[0-9]+]], $[[T8]], 24<br>

-Â  ; 32R1:Â  Â  Â  Â  Â  Â sraÂ  Â  Â $7, $[[T9]], 24<br>

-<br>

-Â  ; 32R2-DAG:Â  Â  Â  Â sebÂ  Â  Â $[[T4:[0-9]+]], $[[T0]]<br>

-Â  ; 32R2-DAG:Â  Â  Â  Â swÂ  Â  Â  $4, 16($sp)<br>

-Â  ; 32R2-DAG:Â  Â  Â  Â moveÂ  Â  $4, $[[T4]]<br>

-Â  ; 32R2-DAG:Â  Â  Â  Â sebÂ  Â  Â $5, $[[T1]]<br>

-Â  ; 32R2-DAG:Â  Â  Â  Â sebÂ  Â  Â $6, $[[T2]]<br>

-Â  ; 32R2-DAG:Â  Â  Â  Â lwÂ  Â  Â  $[[T5:[0-9]+]], 16($sp)<br>

-Â  ; 32R2:Â  Â  Â  Â  Â  Â sebÂ  Â  Â $7, $[[T5]]<br>

+Â  ; ALL:Â  Â  Â  Â  addiuÂ  Â $[[R:[0-9]+]], $zero, 88<br>

+Â  ; 32R1:Â  Â  Â  Â sllÂ  Â  Â $[[R:[0-9]+]], $[[R]], 24<br>

+Â  ; 32R1:Â  Â  Â  Â sraÂ  Â  Â $4, $[[R]], 24<br>

+Â  ; 32R2:Â  Â  Â  Â sebÂ  Â  Â $4, $[[R]]<br>

+Â  ; ALL:Â  Â  Â  Â  addiuÂ  Â $[[R:[0-9]+]], $zero, 44<br>

+Â  ; 32R1:Â  Â  Â  Â sllÂ  Â  Â $[[R:[0-9]+]], $[[R]], 24<br>

+Â  ; 32R1:Â  Â  Â  Â sraÂ  Â  Â $5, $[[R]], 24<br>

+Â  ; 32R2:Â  Â  Â  Â sebÂ  Â  Â $5, $[[R]]<br>

+Â  ; ALL:Â  Â  Â  Â  addiuÂ  Â $[[R:[0-9]+]], $zero, 11<br>

+Â  ; 32R1:Â  Â  Â  Â sllÂ  Â  Â $[[R:[0-9]+]], $[[R]], 24<br>

+Â  ; 32R1:Â  Â  Â  Â sraÂ  Â  Â $6, $[[R]], 24<br>

+Â  ; 32R2:Â  Â  Â  Â sebÂ  Â  Â $6, $[[R]]<br>

+Â  ; ALL:Â  Â  Â  Â  addiuÂ  Â $[[R:[0-9]+]], $zero, 33<br>

+Â  ; 32R1:Â  Â  Â  Â sllÂ  Â  Â $[[R:[0-9]+]], $[[R]], 24<br>

+Â  ; 32R1:Â  Â  Â  Â sraÂ  Â  Â $7, $[[R]], 24<br>

+Â  ; 32R2:Â  Â  Â  Â sebÂ  Â  Â $7, $[[R]]<br>

+<br>

+Â  ; ALL:Â  Â  Â  Â  lwÂ  Â  Â  $25, %got(xcccc)($2)<br>

+Â  ; ALL:Â  Â  Â  Â  jalrÂ  Â  $25<br>

+Â  ; ALL:Â  Â  Â  Â  jrÂ  Â  Â  $ra<br>

Â  Â call void @xcccc(i8 88, i8 44, i8 11, i8 33)<br>

Â  Â ret void<br>

Â }<br>

@@ -198,32 +192,27 @@ declare void @xhhhh(i16, i16, i16, i16)<br>

Â define void @cxhhhh() {<br>

Â  Â ; ALL-LABEL:Â  Â  cxhhhh:<br>

<br>

-Â  ; ALL-DAG:Â  Â  Â  Â  addiuÂ  Â $[[T0:[0-9]+]], $zero, 88<br>

-Â  ; ALL-DAG:Â  Â  Â  Â  addiuÂ  Â $[[T1:[0-9]+]], $zero, 44<br>

-Â  ; ALL-DAG:Â  Â  Â  Â  addiuÂ  Â $[[T2:[0-9]+]], $zero, 11<br>

-Â  ; ALL-DAG:Â  Â  Â  Â  addiuÂ  Â $[[T3:[0-9]+]], $zero, 33<br>

-<br>

-Â  ; FIXME: We should avoid the unnecessary spill/reload here.<br>

-<br>

-Â  ; 32R1-DAG:Â  Â  Â  Â sllÂ  Â  Â $[[T4:[0-9]+]], $[[T0]], 16<br>

-Â  ; 32R1-DAG:Â  Â  Â  Â sraÂ  Â  Â $[[T5:[0-9]+]], $[[T4]], 16<br>

-Â  ; 32R1-DAG:Â  Â  Â  Â swÂ  Â  Â  $4, 16($sp)<br>

-Â  ; 32R1-DAG:Â  Â  Â  Â moveÂ  Â  $4, $[[T5]]<br>

-Â  ; 32R1-DAG:Â  Â  Â  Â sllÂ  Â  Â $[[T6:[0-9]+]], $[[T1]], 16<br>

-Â  ; 32R1-DAG:Â  Â  Â  Â sraÂ  Â  Â $5, $[[T6]], 16<br>

-Â  ; 32R1-DAG:Â  Â  Â  Â sllÂ  Â  Â $[[T7:[0-9]+]], $[[T2]], 16<br>

-Â  ; 32R1-DAG:Â  Â  Â  Â sraÂ  Â  Â $6, $[[T7]], 16<br>

-Â  ; 32R1:Â  Â  Â  Â  Â  Â lwÂ  Â  Â  $[[T8:[0-9]+]], 16($sp)<br>

-Â  ; 32R1:Â  Â  Â  Â  Â  Â sllÂ  Â  Â $[[T9:[0-9]+]], $[[T8]], 16<br>

-Â  ; 32R1:Â  Â  Â  Â  Â  Â sraÂ  Â  Â $7, $[[T9]], 16<br>

-<br>

-Â  ; 32R2-DAG:Â  Â  Â  Â sehÂ  Â  Â $[[T4:[0-9]+]], $[[T0]]<br>

-Â  ; 32R2-DAG:Â  Â  Â  Â swÂ  Â  Â  $4, 16($sp)<br>

-Â  ; 32R2-DAG:Â  Â  Â  Â moveÂ  Â  $4, $[[T4]]<br>

-Â  ; 32R2-DAG:Â  Â  Â  Â sehÂ  Â  Â $5, $[[T1]]<br>

-Â  ; 32R2-DAG:Â  Â  Â  Â sehÂ  Â  Â $6, $[[T2]]<br>

-Â  ; 32R2-DAG:Â  Â  Â  Â lwÂ  Â  Â  $[[T5:[0-9]+]], 16($sp)<br>

-Â  ; 32R2:Â  Â  Â  Â  Â  Â sehÂ  Â  Â $7, $[[T5]]<br>

+Â  ; ALL:Â  Â  Â  Â  addiuÂ  Â $[[R:[0-9]+]], $zero, 88<br>

+Â  ; 32R1:Â  Â  Â  Â sllÂ  Â  Â $[[R]], $[[R]], 16<br>

+Â  ; 32R1:Â  Â  Â  Â sraÂ  Â  Â $4, $[[R]], 16<br>

+Â  ; 32R2:Â  Â  Â  Â sehÂ  Â  Â $4, $[[R]]<br>

+Â  ; ALL:Â  Â  Â  Â  addiuÂ  Â $[[R:[0-9]+]], $zero, 44<br>

+Â  ; 32R1:Â  Â  Â  Â sllÂ  Â  Â $[[R]], $[[R]], 16<br>

+Â  ; 32R1:Â  Â  Â  Â sraÂ  Â  Â $5, $[[R]], 16<br>

+Â  ; 32R2:Â  Â  Â  Â sehÂ  Â  Â $5, $[[R]]<br>

+Â  ; ALL:Â  Â  Â  Â  addiuÂ  Â $[[R:[0-9]+]], $zero, 11<br>

+Â  ; 32R1:Â  Â  Â  Â sllÂ  Â  Â $[[R]], $[[R]], 16<br>

+Â  ; 32R1:Â  Â  Â  Â sraÂ  Â  Â $6, $[[R]], 16<br>

+Â  ; 32R2:Â  Â  Â  Â sehÂ  Â  Â $6, $[[R]]<br>

+Â  ; ALL:Â  Â  Â  Â  addiuÂ  Â $[[R:[0-9]+]], $zero, 33<br>

+Â  ; 32R1:Â  Â  Â  Â sllÂ  Â  Â $[[R]], $[[R]], 16<br>

+Â  ; 32R1:Â  Â  Â  Â sraÂ  Â  Â $7, $[[R]], 16<br>

+Â  ; 32R2:Â  Â  Â  Â sehÂ  Â  Â $7, $[[R]]<br>

+<br>

+Â  ; ALL:Â  Â  Â  Â  lwÂ  Â  Â  $25, %got(xhhhh)($2)<br>

+Â  ; ALL:Â  Â  Â  Â  jalrÂ  Â  $25<br>

+Â  ; ALL:Â  Â  Â  Â  jrÂ  Â  Â  $ra<br>

+<br>

Â  Â call void @xhhhh(i16 88, i16 44, i16 11, i16 33)<br>

Â  Â ret void<br>

Â }<br>

@@ -437,13 +426,13 @@ define void @cxiff() {<br>

Â  Â ; ALL-LABEL:Â  Â  cxiff:<br>

<br>

Â  Â ; ALL:Â  Â  Â  Â  Â  Â  adduÂ  Â  $[[REG_GP:[0-9]+]], ${{[0-9]+}}, ${{[0-9+]}}<br>

-Â  ; ALL-DAG:Â  Â  Â  Â  addiuÂ  Â $4, $zero, 12239<br>

Â  Â ; ALL-DAG:Â  Â  Â  Â  luiÂ  Â  Â $[[REGF0_1:[0-9]+]], 17526<br>

Â  Â ; ALL-DAG:Â  Â  Â  Â  oriÂ  Â  Â $[[REGF0_2:[0-9]+]], $[[REGF0_1]], 55706<br>

Â  Â ; ALL-DAG:Â  Â  Â  Â  mtc1Â  Â  $[[REGF0_2]], $f[[REGF0_3:[0-9]+]]<br>

Â  Â ; ALL-DAG:Â  Â  Â  Â  luiÂ  Â  Â $[[REGF1_1:[0-9]+]], 16543<br>

Â  Â ; ALL-DAG:Â  Â  Â  Â  oriÂ  Â  Â $[[REGF1_2:[0-9]+]], $[[REGF1_1]], 65326<br>

Â  Â ; ALL:Â  Â  Â  Â  Â  Â  mtc1Â  Â  $[[REGF1_2]], $f[[REGF1_3:[0-9]+]]<br>

+Â  ; ALL-DAG:Â  Â  Â  Â  addiuÂ  Â $4, $zero, 12239<br>

Â  Â ; ALL-DAG:Â  Â  Â  Â  mfc1Â  Â  $5, $f[[REGF0_3]]<br>

Â  Â ; ALL-DAG:Â  Â  Â  Â  mfc1Â  Â  $6, $f[[REGF1_3]]<br>

Â  Â ; ALL-DAG:Â  Â  Â  Â  lwÂ  Â  Â  $25, %got(xiff)($[[REG_GP]])<br>

@@ -481,11 +470,11 @@ define void @cxifif() {<br>

Â  Â ; ALL-DAG:Â  Â  Â  Â  luiÂ  Â  Â $[[REGF0_1:[0-9]+]], 17527<br>

Â  Â ; ALL-DAG:Â  Â  Â  Â  oriÂ  Â  Â $[[REGF0_2:[0-9]+]], $[[REGF0_1]], 2015<br>

Â  Â ; ALL-DAG:Â  Â  Â  Â  mtc1Â  Â  $[[REGF0_2]], $f[[REGF0_3:[0-9]+]]<br>

-Â  ; ALL-DAG:Â  Â  Â  Â  addiuÂ  Â $6, $zero, 9991<br>

Â  Â ; ALL-DAG:Â  Â  Â  Â  luiÂ  Â  Â $[[REGF1_1:[0-9]+]], 17802<br>

Â  Â ; ALL-DAG:Â  Â  Â  Â  oriÂ  Â  Â $[[REGF1_2:[0-9]+]], $[[REGF1_1]], 58470<br>

Â  Â ; ALL:Â  Â  Â  Â  Â  Â  mtc1Â  Â  $[[REGF1_2]], $f[[REGF1_3:[0-9]+]]<br>

Â  Â ; ALL-DAG:Â  Â  Â  Â  mfc1Â  Â  $5, $f[[REGF0_3]]<br>

+Â  ; ALL-DAG:Â  Â  Â  Â  addiuÂ  Â $6, $zero, 9991<br>

Â  Â ; ALL-DAG:Â  Â  Â  Â  mfc1Â  Â  $7, $f[[REGF1_3]]<br>

Â  Â ; ALL-DAG:Â  Â  Â  Â  lwÂ  Â  Â  $25, %got(xifif)($[[REG_GP]])<br>

Â  Â ; ALL:Â  Â  Â  Â  Â  Â  jalrÂ  Â  $25<br>

@@ -500,16 +489,16 @@ define void @cxiffi() {<br>

Â  Â ; ALL-LABEL:Â  Â  cxiffi:<br>

<br>

Â  Â ; ALL:Â  Â  Â  Â  Â  Â  adduÂ  Â  $[[REG_GP:[0-9]+]], ${{[0-9]+}}, ${{[0-9+]}}<br>

-Â  ; ALL-DAG:Â  Â  Â  Â  addiuÂ  Â $4, $zero, 45<br>

Â  Â ; ALL-DAG:Â  Â  Â  Â  luiÂ  Â  Â $[[REGF0_1:[0-9]+]], 16307<br>

Â  Â ; ALL-DAG:Â  Â  Â  Â  oriÂ  Â  Â $[[REGF0_2:[0-9]+]], $[[REGF0_1]], 13107<br>

Â  Â ; ALL-DAG:Â  Â  Â  Â  mtc1Â  Â  $[[REGF0_2]], $f[[REGF0_3:[0-9]+]]<br>

Â  Â ; ALL-DAG:Â  Â  Â  Â  luiÂ  Â  Â $[[REGF1_1:[0-9]+]], 17529<br>

Â  Â ; ALL-DAG:Â  Â  Â  Â  oriÂ  Â  Â $[[REGF1_2:[0-9]+]], $[[REGF1_1]], 39322<br>

Â  Â ; ALL:Â  Â  Â  Â  Â  Â  mtc1Â  Â  $[[REGF1_2]], $f[[REGF1_3:[0-9]+]]<br>

-Â  ; ALL-DAG:Â  Â  Â  Â  addiuÂ  Â $7, $zero, 234<br>

+Â  ; ALL-DAG:Â  Â  Â  Â  addiuÂ  Â $4, $zero, 45<br>

Â  Â ; ALL-DAG:Â  Â  Â  Â  mfc1Â  Â  $5, $f[[REGF0_3]]<br>

Â  Â ; ALL-DAG:Â  Â  Â  Â  mfc1Â  Â  $6, $f[[REGF1_3]]<br>

+Â  ; ALL-DAG:Â  Â  Â  Â  addiuÂ  Â $7, $zero, 234<br>

Â  Â ; ALL-DAG:Â  Â  Â  Â  lwÂ  Â  Â  $25, %got(xiffi)($[[REG_GP]])<br>

Â  Â ; ALL:Â  Â  Â  Â  Â  Â  jalrÂ  Â  $25<br>

Â  Â call void @xiffi(i32 45, float 0x3FF6666660000000,<br>

<br>

Modified: llvm/trunk/test/CodeGen/Mips/Fast-ISel/simplestore.ll<br>

URL: <a href="http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/Mips/Fast-ISel/simplestore.ll?rev=327581&r1=327580&r2=327581&view=diff" rel="noreferrer" target="_blank">http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/Mips/Fast-ISel/simplestore.ll?rev=327581&r1=327580&r2=327581&view=diff</a><br>

==============================================================================<br>

--- llvm/trunk/test/CodeGen/Mips/Fast-ISel/simplestore.ll (original)<br>

+++ llvm/trunk/test/CodeGen/Mips/Fast-ISel/simplestore.ll Wed Mar 14 14:54:21 2018<br>

@@ -9,8 +9,8 @@<br>

Â define void @foo()Â  {<br>

Â entry:<br>

Â  Â store i32 12345, i32* @abcd, align 4<br>

-; CHECK:Â  Â  Â  Â addiuÂ  Â $[[REG1:[0-9]+]], $zero, 12345<br>

Â ; CHECK:Â  Â  Â  Â lwÂ  Â  Â  $[[REG2:[0-9]+]], %got(abcd)(${{[0-9]+}})<br>

+; CHECK:Â  Â  Â  Â addiuÂ  Â $[[REG1:[0-9]+]], $zero, 12345<br>

Â ; CHECK:Â  Â  Â  Â swÂ  Â  Â  $[[REG1]], 0($[[REG2]])<br>

Â  Â ret void<br>

Â }<br>

<br>

Modified: llvm/trunk/test/CodeGen/Mips/Fast-ISel/simplestorei.ll<br>

URL: <a href="http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/Mips/Fast-ISel/simplestorei.ll?rev=327581&r1=327580&r2=327581&view=diff" rel="noreferrer" target="_blank">http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/Mips/Fast-ISel/simplestorei.ll?rev=327581&r1=327580&r2=327581&view=diff</a><br>

==============================================================================<br>

--- llvm/trunk/test/CodeGen/Mips/Fast-ISel/simplestorei.ll (original)<br>

+++ llvm/trunk/test/CodeGen/Mips/Fast-ISel/simplestorei.ll Wed Mar 14 14:54:21 2018<br>

@@ -10,8 +10,8 @@ define void @si2_1() #0 {<br>

Â entry:<br>

Â  Â store i32 32767, i32* @ijk, align 4<br>

Â ; CHECK:Â  Â  Â  Â  .entÂ  Â  si2_1<br>

-; CHECK:Â  Â  Â  Â  addiuÂ  Â $[[REG1:[0-9]+]], $zero, 32767<br>

Â ; CHECK:Â  Â  Â  Â  lwÂ  Â  Â  $[[REG2:[0-9]+]], %got(ijk)(${{[0-9]+}})<br>

+; CHECK:Â  Â  Â  Â  addiuÂ  Â $[[REG1:[0-9]+]], $zero, 32767<br>

Â ; CHECK:Â  Â  Â  Â  swÂ  Â  Â  $[[REG1]], 0($[[REG2]])<br>

<br>

Â  Â ret void<br>

@@ -34,8 +34,8 @@ define void @ui2_1() #0 {<br>

Â entry:<br>

Â  Â store i32 65535, i32* @ijk, align 4<br>

Â ; CHECK:Â  Â  Â  Â  .entÂ  Â  ui2_1<br>

-; CHECK:Â  Â  Â  Â  oriÂ  Â  Â $[[REG1:[0-9]+]], $zero, 65535<br>

Â ; CHECK:Â  Â  Â  Â  lwÂ  Â  Â  $[[REG2:[0-9]+]], %got(ijk)(${{[0-9]+}})<br>

+; CHECK:Â  Â  Â  Â  oriÂ  Â  Â $[[REG1:[0-9]+]], $zero, 65535<br>

Â ; CHECK:Â  Â  Â  Â  swÂ  Â  Â  $[[REG1]], 0($[[REG2]])<br>

Â  Â ret void<br>

Â }<br>

@@ -45,8 +45,8 @@ define void @ui4_1() #0 {<br>

Â entry:<br>

Â  Â store i32 983040, i32* @ijk, align 4<br>

Â ; CHECK:Â  Â  Â  Â  .entÂ  Â  ui4_1<br>

-; CHECK:Â  Â  Â  Â  luiÂ  Â  Â $[[REG1:[0-9]+]], 15<br>

Â ; CHECK:Â  Â  Â  Â  lwÂ  Â  Â  $[[REG2:[0-9]+]], %got(ijk)(${{[0-9]+}})<br>

+; CHECK:Â  Â  Â  Â  luiÂ  Â  Â $[[REG1:[0-9]+]], 15<br>

Â ; CHECK:Â  Â  Â  Â  swÂ  Â  Â  $[[REG1]], 0($[[REG2]])<br>

Â  Â ret void<br>

Â }<br>

<br>

Modified: llvm/trunk/test/CodeGen/X86/avx512-mask-zext-bugfix.ll<br>

URL: <a href="http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/X86/avx512-mask-zext-bugfix.ll?rev=327581&r1=327580&r2=327581&view=diff" rel="noreferrer" target="_blank">http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/X86/avx512-mask-zext-bugfix.ll?rev=327581&r1=327580&r2=327581&view=diff</a><br>

==============================================================================<br>

--- llvm/trunk/test/CodeGen/X86/avx512-mask-zext-bugfix.ll (original)<br>

+++ llvm/trunk/test/CodeGen/X86/avx512-mask-zext-bugfix.ll Wed Mar 14 14:54:21 2018<br>

@@ -17,25 +17,21 @@ declare i32 @check_mask16(i16 zeroext %r<br>

Â define void @test_xmm(i32 %shift, i32 %mulp, <2 x i64> %a,i8* %arraydecay,i8* %fname){<br>

Â ; CHECK-LABEL: test_xmm:<br>

Â ; CHECK:Â  Â  Â  Â ## %bb.0:<br>

-; CHECK-NEXT:Â  Â  subq $72, %rsp<br>

-; CHECK-NEXT:Â  Â  .cfi_def_cfa_offset 80<br>

-; CHECK-NEXT:Â  Â  movl $4, %eax<br>

+; CHECK-NEXT:Â  Â  subq $56, %rsp<br>

+; CHECK-NEXT:Â  Â  .cfi_def_cfa_offset 64<br>

Â ; CHECK-NEXT:Â  Â  vpmovw2m %xmm0, %k0<br>

Â ; CHECK-NEXT:Â  Â  movl $2, %esi<br>

-; CHECK-NEXT:Â  Â  movl $8, %edi<br>

-; CHECK-NEXT:Â  Â  movl %edi, {{[0-9]+}}(%rsp) ## 4-byte Spill<br>

+; CHECK-NEXT:Â  Â  movl $8, %eax<br>

Â ; CHECK-NEXT:Â  Â  movq %rdx, %rdi<br>

-; CHECK-NEXT:Â  Â  movl {{[0-9]+}}(%rsp), %r8d ## 4-byte Reload<br>

Â ; CHECK-NEXT:Â  Â  movq %rdx, {{[0-9]+}}(%rsp) ## 8-byte Spill<br>

-; CHECK-NEXT:Â  Â  movl %r8d, %edx<br>

+; CHECK-NEXT:Â  Â  movl %eax, %edx<br>

+; CHECK-NEXT:Â  Â  kmovw %k0, {{[0-9]+}}(%rsp) ## 2-byte Spill<br>

Â ; CHECK-NEXT:Â  Â  movq %rcx, {{[0-9]+}}(%rsp) ## 8-byte Spill<br>

Â ; CHECK-NEXT:Â  Â  vmovaps %xmm0, {{[0-9]+}}(%rsp) ## 16-byte Spill<br>

-; CHECK-NEXT:Â  Â  movl %eax, {{[0-9]+}}(%rsp) ## 4-byte Spill<br>

-; CHECK-NEXT:Â  Â  kmovw %k0, {{[0-9]+}}(%rsp) ## 2-byte Spill<br>

Â ; CHECK-NEXT:Â  Â  callq _calc_expected_mask_val<br>

Â ; CHECK-NEXT:Â  Â  movl %eax, %edx<br>

-; CHECK-NEXT:Â  Â  movw %dx, %r9w<br>

-; CHECK-NEXT:Â  Â  movzwl %r9w, %esi<br>

+; CHECK-NEXT:Â  Â  movw %dx, %r8w<br>

+; CHECK-NEXT:Â  Â  movzwl %r8w, %esi<br>

Â ; CHECK-NEXT:Â  Â  kmovw {{[0-9]+}}(%rsp), %k0 ## 2-byte Reload<br>

Â ; CHECK-NEXT:Â  Â  kmovb %k0, %edi<br>

Â ; CHECK-NEXT:Â  Â  movq {{[0-9]+}}(%rsp), %rdx ## 8-byte Reload<br>

@@ -45,25 +41,26 @@ define void @test_xmm(i32 %shift, i32 %m<br>

Â ; CHECK-NEXT:Â  Â  vpmovd2m %xmm0, %k0<br>

Â ; CHECK-NEXT:Â  Â  kmovq %k0, %k1<br>

Â ; CHECK-NEXT:Â  Â  kmovd %k0, %esi<br>

-; CHECK-NEXT:Â  Â  movb %sil, %r10b<br>

-; CHECK-NEXT:Â  Â  movzbl %r10b, %esi<br>

-; CHECK-NEXT:Â  Â  movw %si, %r9w<br>

+; CHECK-NEXT:Â  Â  movb %sil, %r9b<br>

+; CHECK-NEXT:Â  Â  movzbl %r9b, %esi<br>

+; CHECK-NEXT:Â  Â  movw %si, %r8w<br>

Â ; CHECK-NEXT:Â  Â  movq {{[0-9]+}}(%rsp), %rdi ## 8-byte Reload<br>

-; CHECK-NEXT:Â  Â  movl {{[0-9]+}}(%rsp), %esi ## 4-byte Reload<br>

+; CHECK-NEXT:Â  Â  movl $4, %esi<br>

+; CHECK-NEXT:Â  Â  movl %esi, {{[0-9]+}}(%rsp) ## 4-byte Spill<br>

Â ; CHECK-NEXT:Â  Â  movl {{[0-9]+}}(%rsp), %edx ## 4-byte Reload<br>

Â ; CHECK-NEXT:Â  Â  movl %eax, {{[0-9]+}}(%rsp) ## 4-byte Spill<br>

Â ; CHECK-NEXT:Â  Â  kmovw %k1, {{[0-9]+}}(%rsp) ## 2-byte Spill<br>

-; CHECK-NEXT:Â  Â  movw %r9w, {{[0-9]+}}(%rsp) ## 2-byte Spill<br>

+; CHECK-NEXT:Â  Â  movw %r8w, {{[0-9]+}}(%rsp) ## 2-byte Spill<br>

Â ; CHECK-NEXT:Â  Â  callq _calc_expected_mask_val<br>

-; CHECK-NEXT:Â  Â  movw %ax, %r9w<br>

-; CHECK-NEXT:Â  Â  movw {{[0-9]+}}(%rsp), %r11w ## 2-byte Reload<br>

-; CHECK-NEXT:Â  Â  movzwl %r11w, %edi<br>

-; CHECK-NEXT:Â  Â  movzwl %r9w, %esi<br>

+; CHECK-NEXT:Â  Â  movw %ax, %r8w<br>

+; CHECK-NEXT:Â  Â  movw {{[0-9]+}}(%rsp), %r10w ## 2-byte Reload<br>

+; CHECK-NEXT:Â  Â  movzwl %r10w, %edi<br>

+; CHECK-NEXT:Â  Â  movzwl %r8w, %esi<br>

Â ; CHECK-NEXT:Â  Â  movq {{[0-9]+}}(%rsp), %rdx ## 8-byte Reload<br>

Â ; CHECK-NEXT:Â  Â  movq {{[0-9]+}}(%rsp), %rcx ## 8-byte Reload<br>

Â ; CHECK-NEXT:Â  Â  callq _check_mask16<br>

-; CHECK-NEXT:Â  Â  movl %eax, {{[0-9]+}}(%rsp) ## 4-byte Spill<br>

-; CHECK-NEXT:Â  Â  addq $72, %rsp<br>

+; CHECK-NEXT:Â  Â  movl %eax, (%rsp) ## 4-byte Spill<br>

+; CHECK-NEXT:Â  Â  addq $56, %rsp<br>

Â ; CHECK-NEXT:Â  Â  retq<br>

Â  Â %d2 = bitcast <2 x i64> %a to <8 x i16><br>

Â  Â %m2 = call i8 @llvm.x86.avx512.cvtw2mask.128(<8 x i16> %d2)<br>

<br>

Modified: llvm/trunk/test/CodeGen/X86/bmi-intrinsics-fast-isel.ll<br>

URL: <a href="http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/X86/bmi-intrinsics-fast-isel.ll?rev=327581&r1=327580&r2=327581&view=diff" rel="noreferrer" target="_blank">http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/X86/bmi-intrinsics-fast-isel.ll?rev=327581&r1=327580&r2=327581&view=diff</a><br>

==============================================================================<br>

--- llvm/trunk/test/CodeGen/X86/bmi-intrinsics-fast-isel.ll (original)<br>

+++ llvm/trunk/test/CodeGen/X86/bmi-intrinsics-fast-isel.ll Wed Mar 14 14:54:21 2018<br>

@@ -24,11 +24,11 @@ define i16 @test__tzcnt_u16(i16 %a0) {<br>

Â ;<br>

Â ; X64-LABEL: test__tzcnt_u16:<br>

Â ; X64:Â  Â  Â  Â # %bb.0:<br>

-; X64-NEXT:Â  Â  movw $16, %cx<br>

-; X64-NEXT:Â  Â  movzwl %di, %edx<br>

-; X64-NEXT:Â  Â  tzcntw %dx, %ax<br>

-; X64-NEXT:Â  Â  cmpl $0, %edx<br>

-; X64-NEXT:Â  Â  cmovew %cx, %ax<br>

+; X64-NEXT:Â  Â  movzwl %di, %eax<br>

+; X64-NEXT:Â  Â  tzcntw %ax, %cx<br>

+; X64-NEXT:Â  Â  cmpl $0, %eax<br>

+; X64-NEXT:Â  Â  movw $16, %ax<br>

+; X64-NEXT:Â  Â  cmovnew %cx, %ax<br>

Â ; X64-NEXT:Â  Â  retq<br>

Â  Â %zext = zext i16 %a0 to i32<br>

Â  Â %cmp = icmp ne i32 %zext, 0<br>

@@ -146,9 +146,9 @@ define i32 @test__tzcnt_u32(i32 %a0) {<br>

Â ;<br>

Â ; X64-LABEL: test__tzcnt_u32:<br>

Â ; X64:Â  Â  Â  Â # %bb.0:<br>

-; X64-NEXT:Â  Â  movl $32, %ecx<br>

-; X64-NEXT:Â  Â  tzcntl %edi, %eax<br>

-; X64-NEXT:Â  Â  cmovbl %ecx, %eax<br>

+; X64-NEXT:Â  Â  tzcntl %edi, %ecx<br>

+; X64-NEXT:Â  Â  movl $32, %eax<br>

+; X64-NEXT:Â  Â  cmovael %ecx, %eax<br>

Â ; X64-NEXT:Â  Â  retq<br>

Â  Â %cmp = icmp ne i32 %a0, 0<br>

Â  Â %cttz = call i32 @llvm.cttz.i32(i32 %a0, i1 true)<br>

@@ -176,11 +176,11 @@ define i16 @test_tzcnt_u16(i16 %a0) {<br>

Â ;<br>

Â ; X64-LABEL: test_tzcnt_u16:<br>

Â ; X64:Â  Â  Â  Â # %bb.0:<br>

-; X64-NEXT:Â  Â  movw $16, %cx<br>

-; X64-NEXT:Â  Â  movzwl %di, %edx<br>

-; X64-NEXT:Â  Â  tzcntw %dx, %ax<br>

-; X64-NEXT:Â  Â  cmpl $0, %edx<br>

-; X64-NEXT:Â  Â  cmovew %cx, %ax<br>

+; X64-NEXT:Â  Â  movzwl %di, %eax<br>

+; X64-NEXT:Â  Â  tzcntw %ax, %cx<br>

+; X64-NEXT:Â  Â  cmpl $0, %eax<br>

+; X64-NEXT:Â  Â  movw $16, %ax<br>

+; X64-NEXT:Â  Â  cmovnew %cx, %ax<br>

Â ; X64-NEXT:Â  Â  retq<br>

Â  Â %zext = zext i16 %a0 to i32<br>

Â  Â %cmp = icmp ne i32 %zext, 0<br>

@@ -311,9 +311,9 @@ define i32 @test_tzcnt_u32(i32 %a0) {<br>

Â ;<br>

Â ; X64-LABEL: test_tzcnt_u32:<br>

Â ; X64:Â  Â  Â  Â # %bb.0:<br>

-; X64-NEXT:Â  Â  movl $32, %ecx<br>

-; X64-NEXT:Â  Â  tzcntl %edi, %eax<br>

-; X64-NEXT:Â  Â  cmovbl %ecx, %eax<br>

+; X64-NEXT:Â  Â  tzcntl %edi, %ecx<br>

+; X64-NEXT:Â  Â  movl $32, %eax<br>

+; X64-NEXT:Â  Â  cmovael %ecx, %eax<br>

Â ; X64-NEXT:Â  Â  retq<br>

Â  Â %cmp = icmp ne i32 %a0, 0<br>

Â  Â %cttz = call i32 @llvm.cttz.i32(i32 %a0, i1 true)<br>

<br>

Modified: llvm/trunk/test/CodeGen/X86/fast-isel-call-cleanup.ll<br>

URL: <a href="http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/X86/fast-isel-call-cleanup.ll?rev=327581&r1=327580&r2=327581&view=diff" rel="noreferrer" target="_blank">http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/X86/fast-isel-call-cleanup.ll?rev=327581&r1=327580&r2=327581&view=diff</a><br>

==============================================================================<br>

--- llvm/trunk/test/CodeGen/X86/fast-isel-call-cleanup.ll (original)<br>

+++ llvm/trunk/test/CodeGen/X86/fast-isel-call-cleanup.ll Wed Mar 14 14:54:21 2018<br>

@@ -6,10 +6,8 @@ entry:<br>

Â  Â %call = call i32 @targetfn(i32 42)<br>

Â  Â ret void<br>

Â ; CHECK-LABEL: fastiselcall:<br>

-; Local value area is still there:<br>

-; CHECK: movl $42, {{%[a-z]+}}<br>

-; Fast-ISel's arg mov is not here:<br>

-; CHECK-NOT: movl $42, (%esp)<br>

+; FastISel's local value code was dead, so it's gone.<br>

+; CHECK-NOT: movl $42,<br>

Â ; SDag-ISel's arg mov:<br>

Â ; CHECK: movabsq $_targetfn, %[[REG:[^ ]*]]<br>

Â ; CHECK: movl $42, %edi<br>

<br>

Modified: llvm/trunk/test/CodeGen/X86/fast-isel-store.ll<br>

URL: <a href="http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/X86/fast-isel-store.ll?rev=327581&r1=327580&r2=327581&view=diff" rel="noreferrer" target="_blank">http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/X86/fast-isel-store.ll?rev=327581&r1=327580&r2=327581&view=diff</a><br>

==============================================================================<br>

--- llvm/trunk/test/CodeGen/X86/fast-isel-store.ll (original)<br>

+++ llvm/trunk/test/CodeGen/X86/fast-isel-store.ll Wed Mar 14 14:54:21 2018<br>

@@ -58,11 +58,11 @@ define <4 x i32> @test_store_4xi32(<4 x<br>

Â ; SSE64-NEXT:Â  Â  movdqu %xmm0, (%eax)<br>

Â ; SSE64-NEXT:Â  Â  retl<br>

Â ;<br>

-; AVXONLY32-LABEL: test_store_4xi32:<br>

-; AVXONLY32:Â  Â  Â  Â # %bb.0:<br>

-; AVXONLY32-NEXT:Â  Â  vpaddd %xmm1, %xmm0, %xmm0<br>

-; AVXONLY32-NEXT:Â  Â  vmovdqu %xmm0, (%rdi)<br>

-; AVXONLY32-NEXT:Â  Â  retq<br>

+; AVX32-LABEL: test_store_4xi32:<br>

+; AVX32:Â  Â  Â  Â # %bb.0:<br>

+; AVX32-NEXT:Â  Â  vpaddd %xmm1, %xmm0, %xmm0<br>

+; AVX32-NEXT:Â  Â  vmovdqu %xmm0, (%rdi)<br>

+; AVX32-NEXT:Â  Â  retq<br>

Â ;<br>

Â ; AVX64-LABEL: test_store_4xi32:<br>

Â ; AVX64:Â  Â  Â  Â # %bb.0:<br>

@@ -70,18 +70,6 @@ define <4 x i32> @test_store_4xi32(<4 x<br>

Â ; AVX64-NEXT:Â  Â  vpaddd %xmm1, %xmm0, %xmm0<br>

Â ; AVX64-NEXT:Â  Â  vmovdqu %xmm0, (%eax)<br>

Â ; AVX64-NEXT:Â  Â  retl<br>

-;<br>

-; KNL32-LABEL: test_store_4xi32:<br>

-; KNL32:Â  Â  Â  Â # %bb.0:<br>

-; KNL32-NEXT:Â  Â  vpaddd %xmm1, %xmm0, %xmm0<br>

-; KNL32-NEXT:Â  Â  vmovdqu %xmm0, (%rdi)<br>

-; KNL32-NEXT:Â  Â  retq<br>

-;<br>

-; SKX32-LABEL: test_store_4xi32:<br>

-; SKX32:Â  Â  Â  Â # %bb.0:<br>

-; SKX32-NEXT:Â  Â  vpaddd %xmm1, %xmm0, %xmm0<br>

-; SKX32-NEXT:Â  Â  vmovdqu %xmm0, (%rdi)<br>

-; SKX32-NEXT:Â  Â  retq<br>

Â  Â %foo = add <4 x i32> %value, %value2 ; to force integer type on store<br>

Â  Â store <4 x i32> %foo, <4 x i32>* %addr, align 1<br>

Â  Â ret <4 x i32> %foo<br>

@@ -101,11 +89,11 @@ define <4 x i32> @test_store_4xi32_align<br>

Â ; SSE64-NEXT:Â  Â  movdqa %xmm0, (%eax)<br>

Â ; SSE64-NEXT:Â  Â  retl<br>

Â ;<br>

-; AVXONLY32-LABEL: test_store_4xi32_aligned:<br>

-; AVXONLY32:Â  Â  Â  Â # %bb.0:<br>

-; AVXONLY32-NEXT:Â  Â  vpaddd %xmm1, %xmm0, %xmm0<br>

-; AVXONLY32-NEXT:Â  Â  vmovdqa %xmm0, (%rdi)<br>

-; AVXONLY32-NEXT:Â  Â  retq<br>

+; AVX32-LABEL: test_store_4xi32_aligned:<br>

+; AVX32:Â  Â  Â  Â # %bb.0:<br>

+; AVX32-NEXT:Â  Â  vpaddd %xmm1, %xmm0, %xmm0<br>

+; AVX32-NEXT:Â  Â  vmovdqa %xmm0, (%rdi)<br>

+; AVX32-NEXT:Â  Â  retq<br>

Â ;<br>

Â ; AVX64-LABEL: test_store_4xi32_aligned:<br>

Â ; AVX64:Â  Â  Â  Â # %bb.0:<br>

@@ -113,18 +101,6 @@ define <4 x i32> @test_store_4xi32_align<br>

Â ; AVX64-NEXT:Â  Â  vpaddd %xmm1, %xmm0, %xmm0<br>

Â ; AVX64-NEXT:Â  Â  vmovdqa %xmm0, (%eax)<br>

Â ; AVX64-NEXT:Â  Â  retl<br>

-;<br>

-; KNL32-LABEL: test_store_4xi32_aligned:<br>

-; KNL32:Â  Â  Â  Â # %bb.0:<br>

-; KNL32-NEXT:Â  Â  vpaddd %xmm1, %xmm0, %xmm0<br>

-; KNL32-NEXT:Â  Â  vmovdqa %xmm0, (%rdi)<br>

-; KNL32-NEXT:Â  Â  retq<br>

-;<br>

-; SKX32-LABEL: test_store_4xi32_aligned:<br>

-; SKX32:Â  Â  Â  Â # %bb.0:<br>

-; SKX32-NEXT:Â  Â  vpaddd %xmm1, %xmm0, %xmm0<br>

-; SKX32-NEXT:Â  Â  vmovdqa %xmm0, (%rdi)<br>

-; SKX32-NEXT:Â  Â  retq<br>

Â  Â %foo = add <4 x i32> %value, %value2 ; to force integer type on store<br>

Â  Â store <4 x i32> %foo, <4 x i32>* %addr, align 16<br>

Â  Â ret <4 x i32> %foo<br>

<br>

Modified: llvm/trunk/test/CodeGen/X86/inreg.ll<br>

URL: <a href="http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/X86/inreg.ll?rev=327581&r1=327580&r2=327581&view=diff" rel="noreferrer" target="_blank">http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/X86/inreg.ll?rev=327581&r1=327580&r2=327581&view=diff</a><br>

==============================================================================<br>

--- llvm/trunk/test/CodeGen/X86/inreg.ll (original)<br>

+++ llvm/trunk/test/CodeGen/X86/inreg.ll Wed Mar 14 14:54:21 2018<br>

@@ -20,7 +20,7 @@ entry:<br>

<br>

Â  Â ; FAST-LABEL: g1:<br>

Â  Â ; FAST: subl $[[AMT:.*]], %esp<br>

-Â  ; FAST-NEXT: lealÂ  Â  8(%esp), %eax<br>

+Â  ; FAST-NEXT: lealÂ  Â  16(%esp), %eax<br>

Â  Â ; FAST-NEXT: movlÂ  Â  $41, %edx<br>

Â  Â ; FAST-NEXT: movlÂ  Â  $42, %ecx<br>

Â  Â ; FAST: $43, (%esp)<br>

<br>

Modified: llvm/trunk/test/CodeGen/X86/pr32241.ll<br>

URL: <a href="http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/X86/pr32241.ll?rev=327581&r1=327580&r2=327581&view=diff" rel="noreferrer" target="_blank">http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/X86/pr32241.ll?rev=327581&r1=327580&r2=327581&view=diff</a><br>

==============================================================================<br>

--- llvm/trunk/test/CodeGen/X86/pr32241.ll (original)<br>

+++ llvm/trunk/test/CodeGen/X86/pr32241.ll Wed Mar 14 14:54:21 2018<br>

@@ -4,19 +4,16 @@<br>

Â define i32 @_Z3foov() {<br>

Â ; CHECK-LABEL: _Z3foov:<br>

Â ; CHECK:Â  Â  Â  Â # %bb.0: # %entry<br>

-; CHECK-NEXT:Â  Â  pushl %esi<br>

-; CHECK-NEXT:Â  Â  .cfi_def_cfa_offset 8<br>

Â ; CHECK-NEXT:Â  Â  subl $16, %esp<br>

-; CHECK-NEXT:Â  Â  .cfi_def_cfa_offset 24<br>

-; CHECK-NEXT:Â  Â  .cfi_offset %esi, -8<br>

-; CHECK-NEXT:Â  Â  movb $1, %al<br>

+; CHECK-NEXT:Â  Â  .cfi_def_cfa_offset 20<br>

Â ; CHECK-NEXT:Â  Â  movw $10959, {{[0-9]+}}(%esp) # imm = 0x2ACF<br>

Â ; CHECK-NEXT:Â  Â  movw $-15498, {{[0-9]+}}(%esp) # imm = 0xC376<br>

Â ; CHECK-NEXT:Â  Â  movw $19417, {{[0-9]+}}(%esp) # imm = 0x4BD9<br>

-; CHECK-NEXT:Â  Â  movzwl {{[0-9]+}}(%esp), %ecx<br>

+; CHECK-NEXT:Â  Â  movzwl {{[0-9]+}}(%esp), %eax<br>

Â ; CHECK-NEXT:Â  Â  cmpw $0, {{[0-9]+}}(%esp)<br>

-; CHECK-NEXT:Â  Â  movl %ecx, {{[0-9]+}}(%esp) # 4-byte Spill<br>

-; CHECK-NEXT:Â  Â  movb %al, {{[0-9]+}}(%esp) # 1-byte Spill<br>

+; CHECK-NEXT:Â  Â  movb $1, %cl<br>

+; CHECK-NEXT:Â  Â  movl %eax, {{[0-9]+}}(%esp) # 4-byte Spill<br>

+; CHECK-NEXT:Â  Â  movb %cl, {{[0-9]+}}(%esp) # 1-byte Spill<br>

Â ; CHECK-NEXT:Â  Â  jne .LBB0_2<br>

Â ; CHECK-NEXT:Â  # %bb.1: # %lor.rhs<br>

Â ; CHECK-NEXT:Â  Â  xorl %eax, %eax<br>

@@ -25,17 +22,17 @@ define i32 @_Z3foov() {<br>

Â ; CHECK-NEXT:Â  Â  jmp .LBB0_2<br>

Â ; CHECK-NEXT:Â  .LBB0_2: # %lor.end<br>

Â ; CHECK-NEXT:Â  Â  movb {{[0-9]+}}(%esp), %al # 1-byte Reload<br>

-; CHECK-NEXT:Â  Â  movb $1, %cl<br>

Â ; CHECK-NEXT:Â  Â  andb $1, %al<br>

-; CHECK-NEXT:Â  Â  movzbl %al, %edx<br>

-; CHECK-NEXT:Â  Â  movl {{[0-9]+}}(%esp), %esi # 4-byte Reload<br>

-; CHECK-NEXT:Â  Â  cmpl %edx, %esi<br>

+; CHECK-NEXT:Â  Â  movzbl %al, %ecx<br>

+; CHECK-NEXT:Â  Â  movl {{[0-9]+}}(%esp), %edx # 4-byte Reload<br>

+; CHECK-NEXT:Â  Â  cmpl %ecx, %edx<br>

Â ; CHECK-NEXT:Â  Â  setl %al<br>

Â ; CHECK-NEXT:Â  Â  andb $1, %al<br>

-; CHECK-NEXT:Â  Â  movzbl %al, %edx<br>

-; CHECK-NEXT:Â  Â  xorl $-1, %edx<br>

-; CHECK-NEXT:Â  Â  cmpl $0, %edx<br>

-; CHECK-NEXT:Â  Â  movb %cl, {{[0-9]+}}(%esp) # 1-byte Spill<br>

+; CHECK-NEXT:Â  Â  movzbl %al, %ecx<br>

+; CHECK-NEXT:Â  Â  xorl $-1, %ecx<br>

+; CHECK-NEXT:Â  Â  cmpl $0, %ecx<br>

+; CHECK-NEXT:Â  Â  movb $1, %al<br>

+; CHECK-NEXT:Â  Â  movb %al, {{[0-9]+}}(%esp) # 1-byte Spill<br>

Â ; CHECK-NEXT:Â  Â  jne .LBB0_4<br>

Â ; CHECK-NEXT:Â  # %bb.3: # %lor.rhs4<br>

Â ; CHECK-NEXT:Â  Â  xorl %eax, %eax<br>

@@ -50,7 +47,6 @@ define i32 @_Z3foov() {<br>

Â ; CHECK-NEXT:Â  Â  movw %dx, {{[0-9]+}}(%esp)<br>

Â ; CHECK-NEXT:Â  Â  movzwl {{[0-9]+}}(%esp), %eax<br>

Â ; CHECK-NEXT:Â  Â  addl $16, %esp<br>

-; CHECK-NEXT:Â  Â  popl %esi<br>

Â ; CHECK-NEXT:Â  Â  retl<br>

Â entry:<br>

Â  Â %aa = alloca i16, align 2<br>

<br>

Modified: llvm/trunk/test/CodeGen/X86/pr32284.ll<br>

URL: <a href="http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/X86/pr32284.ll?rev=327581&r1=327580&r2=327581&view=diff" rel="noreferrer" target="_blank">http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/X86/pr32284.ll?rev=327581&r1=327580&r2=327581&view=diff</a><br>

==============================================================================<br>

--- llvm/trunk/test/CodeGen/X86/pr32284.ll (original)<br>

+++ llvm/trunk/test/CodeGen/X86/pr32284.ll Wed Mar 14 14:54:21 2018<br>

@@ -121,10 +121,10 @@ entry:<br>

Â define void @f1() {<br>

Â ; X86-O0-LABEL: f1:<br>

Â ; X86-O0:Â  Â  Â  Â # %bb.0: # %entry<br>

-; X86-O0-NEXT:Â  Â  movabsq $8381627093, %rax # imm = 0x1F3957AD5<br>

-; X86-O0-NEXT:Â  Â  movslq var_5, %rcx<br>

-; X86-O0-NEXT:Â  Â  addq %rax, %rcx<br>

-; X86-O0-NEXT:Â  Â  cmpq $0, %rcx<br>

+; X86-O0-NEXT:Â  Â  movslq var_5, %rax<br>

+; X86-O0-NEXT:Â  Â  movabsq $8381627093, %rcx # imm = 0x1F3957AD5<br>

+; X86-O0-NEXT:Â  Â  addq %rcx, %rax<br>

+; X86-O0-NEXT:Â  Â  cmpq $0, %rax<br>

Â ; X86-O0-NEXT:Â  Â  setne %dl<br>

Â ; X86-O0-NEXT:Â  Â  andb $1, %dl<br>

Â ; X86-O0-NEXT:Â  Â  movb %dl, -{{[0-9]+}}(%rsp)<br>

@@ -308,30 +308,30 @@ entry:<br>

Â define void @f2() {<br>

Â ; X86-O0-LABEL: f2:<br>

Â ; X86-O0:Â  Â  Â  Â # %bb.0: # %entry<br>

-; X86-O0-NEXT:Â  Â  # implicit-def: $rax<br>

-; X86-O0-NEXT:Â  Â  movzbl var_7, %ecx<br>

+; X86-O0-NEXT:Â  Â  movzbl var_7, %eax<br>

Â ; X86-O0-NEXT:Â  Â  cmpb $0, var_7<br>

-; X86-O0-NEXT:Â  Â  setne %dl<br>

-; X86-O0-NEXT:Â  Â  xorb $-1, %dl<br>

-; X86-O0-NEXT:Â  Â  andb $1, %dl<br>

-; X86-O0-NEXT:Â  Â  movzbl %dl, %esi<br>

-; X86-O0-NEXT:Â  Â  xorl %esi, %ecx<br>

-; X86-O0-NEXT:Â  Â  movw %cx, %di<br>

-; X86-O0-NEXT:Â  Â  movw %di, -{{[0-9]+}}(%rsp)<br>

-; X86-O0-NEXT:Â  Â  movzbl var_7, %ecx<br>

-; X86-O0-NEXT:Â  Â  movw %cx, %di<br>

-; X86-O0-NEXT:Â  Â  cmpw $0, %di<br>

-; X86-O0-NEXT:Â  Â  setne %dl<br>

-; X86-O0-NEXT:Â  Â  xorb $-1, %dl<br>

-; X86-O0-NEXT:Â  Â  andb $1, %dl<br>

-; X86-O0-NEXT:Â  Â  movzbl %dl, %ecx<br>

-; X86-O0-NEXT:Â  Â  movzbl var_7, %esi<br>

-; X86-O0-NEXT:Â  Â  cmpl %esi, %ecx<br>

-; X86-O0-NEXT:Â  Â  sete %dl<br>

-; X86-O0-NEXT:Â  Â  andb $1, %dl<br>

-; X86-O0-NEXT:Â  Â  movzbl %dl, %ecx<br>

-; X86-O0-NEXT:Â  Â  movw %cx, %di<br>

-; X86-O0-NEXT:Â  Â  movw %di, (%rax)<br>

+; X86-O0-NEXT:Â  Â  setne %cl<br>

+; X86-O0-NEXT:Â  Â  xorb $-1, %cl<br>

+; X86-O0-NEXT:Â  Â  andb $1, %cl<br>

+; X86-O0-NEXT:Â  Â  movzbl %cl, %edx<br>

+; X86-O0-NEXT:Â  Â  xorl %edx, %eax<br>

+; X86-O0-NEXT:Â  Â  movw %ax, %si<br>

+; X86-O0-NEXT:Â  Â  movw %si, -{{[0-9]+}}(%rsp)<br>

+; X86-O0-NEXT:Â  Â  movzbl var_7, %eax<br>

+; X86-O0-NEXT:Â  Â  movw %ax, %si<br>

+; X86-O0-NEXT:Â  Â  cmpw $0, %si<br>

+; X86-O0-NEXT:Â  Â  setne %cl<br>

+; X86-O0-NEXT:Â  Â  xorb $-1, %cl<br>

+; X86-O0-NEXT:Â  Â  andb $1, %cl<br>

+; X86-O0-NEXT:Â  Â  movzbl %cl, %eax<br>

+; X86-O0-NEXT:Â  Â  movzbl var_7, %edx<br>

+; X86-O0-NEXT:Â  Â  cmpl %edx, %eax<br>

+; X86-O0-NEXT:Â  Â  sete %cl<br>

+; X86-O0-NEXT:Â  Â  andb $1, %cl<br>

+; X86-O0-NEXT:Â  Â  movzbl %cl, %eax<br>

+; X86-O0-NEXT:Â  Â  movw %ax, %si<br>

+; X86-O0-NEXT:Â  Â  # implicit-def: $rdi<br>

+; X86-O0-NEXT:Â  Â  movw %si, (%rdi)<br>

Â ; X86-O0-NEXT:Â  Â  retq<br>

Â ;<br>

Â ; X64-LABEL: f2:<br>

@@ -353,41 +353,37 @@ define void @f2() {<br>

Â ;<br>

Â ; 686-O0-LABEL: f2:<br>

Â ; 686-O0:Â  Â  Â  Â # %bb.0: # %entry<br>

-; 686-O0-NEXT:Â  Â  pushl %edi<br>

-; 686-O0-NEXT:Â  Â  .cfi_def_cfa_offset 8<br>

Â ; 686-O0-NEXT:Â  Â  pushl %esi<br>

-; 686-O0-NEXT:Â  Â  .cfi_def_cfa_offset 12<br>

+; 686-O0-NEXT:Â  Â  .cfi_def_cfa_offset 8<br>

Â ; 686-O0-NEXT:Â  Â  subl $2, %esp<br>

-; 686-O0-NEXT:Â  Â  .cfi_def_cfa_offset 14<br>

-; 686-O0-NEXT:Â  Â  .cfi_offset %esi, -12<br>

-; 686-O0-NEXT:Â  Â  .cfi_offset %edi, -8<br>

-; 686-O0-NEXT:Â  Â  # implicit-def: $eax<br>

-; 686-O0-NEXT:Â  Â  movzbl var_7, %ecx<br>

+; 686-O0-NEXT:Â  Â  .cfi_def_cfa_offset 10<br>

+; 686-O0-NEXT:Â  Â  .cfi_offset %esi, -8<br>

+; 686-O0-NEXT:Â  Â  movzbl var_7, %eax<br>

Â ; 686-O0-NEXT:Â  Â  cmpb $0, var_7<br>

-; 686-O0-NEXT:Â  Â  setne %dl<br>

-; 686-O0-NEXT:Â  Â  xorb $-1, %dl<br>

-; 686-O0-NEXT:Â  Â  andb $1, %dl<br>

-; 686-O0-NEXT:Â  Â  movzbl %dl, %esi<br>

-; 686-O0-NEXT:Â  Â  xorl %esi, %ecx<br>

-; 686-O0-NEXT:Â  Â  movw %cx, %di<br>

-; 686-O0-NEXT:Â  Â  movw %di, (%esp)<br>

-; 686-O0-NEXT:Â  Â  movzbl var_7, %ecx<br>

-; 686-O0-NEXT:Â  Â  movw %cx, %di<br>

-; 686-O0-NEXT:Â  Â  cmpw $0, %di<br>

-; 686-O0-NEXT:Â  Â  setne %dl<br>

-; 686-O0-NEXT:Â  Â  xorb $-1, %dl<br>

-; 686-O0-NEXT:Â  Â  andb $1, %dl<br>

-; 686-O0-NEXT:Â  Â  movzbl %dl, %ecx<br>

-; 686-O0-NEXT:Â  Â  movzbl var_7, %esi<br>

-; 686-O0-NEXT:Â  Â  cmpl %esi, %ecx<br>

-; 686-O0-NEXT:Â  Â  sete %dl<br>

-; 686-O0-NEXT:Â  Â  andb $1, %dl<br>

-; 686-O0-NEXT:Â  Â  movzbl %dl, %ecx<br>

-; 686-O0-NEXT:Â  Â  movw %cx, %di<br>

-; 686-O0-NEXT:Â  Â  movw %di, (%eax)<br>

+; 686-O0-NEXT:Â  Â  setne %cl<br>

+; 686-O0-NEXT:Â  Â  xorb $-1, %cl<br>

+; 686-O0-NEXT:Â  Â  andb $1, %cl<br>

+; 686-O0-NEXT:Â  Â  movzbl %cl, %edx<br>

+; 686-O0-NEXT:Â  Â  xorl %edx, %eax<br>

+; 686-O0-NEXT:Â  Â  movw %ax, %si<br>

+; 686-O0-NEXT:Â  Â  movw %si, (%esp)<br>

+; 686-O0-NEXT:Â  Â  movzbl var_7, %eax<br>

+; 686-O0-NEXT:Â  Â  movw %ax, %si<br>

+; 686-O0-NEXT:Â  Â  cmpw $0, %si<br>

+; 686-O0-NEXT:Â  Â  setne %cl<br>

+; 686-O0-NEXT:Â  Â  xorb $-1, %cl<br>

+; 686-O0-NEXT:Â  Â  andb $1, %cl<br>

+; 686-O0-NEXT:Â  Â  movzbl %cl, %eax<br>

+; 686-O0-NEXT:Â  Â  movzbl var_7, %edx<br>

+; 686-O0-NEXT:Â  Â  cmpl %edx, %eax<br>

+; 686-O0-NEXT:Â  Â  sete %cl<br>

+; 686-O0-NEXT:Â  Â  andb $1, %cl<br>

+; 686-O0-NEXT:Â  Â  movzbl %cl, %eax<br>

+; 686-O0-NEXT:Â  Â  movw %ax, %si<br>

+; 686-O0-NEXT:Â  Â  # implicit-def: $eax<br>

+; 686-O0-NEXT:Â  Â  movw %si, (%eax)<br>

Â ; 686-O0-NEXT:Â  Â  addl $2, %esp<br>

Â ; 686-O0-NEXT:Â  Â  popl %esi<br>

-; 686-O0-NEXT:Â  Â  popl %edi<br>

Â ; 686-O0-NEXT:Â  Â  retl<br>

Â ;<br>

Â ; 686-LABEL: f2:<br>

<br>

Modified: llvm/trunk/test/CodeGen/X86/pr32340.ll<br>

URL: <a href="http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/X86/pr32340.ll?rev=327581&r1=327580&r2=327581&view=diff" rel="noreferrer" target="_blank">http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/X86/pr32340.ll?rev=327581&r1=327580&r2=327581&view=diff</a><br>

==============================================================================<br>

--- llvm/trunk/test/CodeGen/X86/pr32340.ll (original)<br>

+++ llvm/trunk/test/CodeGen/X86/pr32340.ll Wed Mar 14 14:54:21 2018<br>

@@ -15,31 +15,31 @@ define void @foo() {<br>

Â ; X64:Â  Â  Â  Â # %bb.0: # %entry<br>

Â ; X64-NEXT:Â  Â  xorl %eax, %eax<br>

Â ; X64-NEXT:Â  Â  movl %eax, %ecx<br>

-; X64-NEXT:Â  Â  movabsq $-1142377792914660288, %rdx # imm = 0xF02575732E06E440<br>

Â ; X64-NEXT:Â  Â  movw $0, var_825<br>

Â ; X64-NEXT:Â  Â  movzwl var_32, %eax<br>

-; X64-NEXT:Â  Â  movzwl var_901, %esi<br>

-; X64-NEXT:Â  Â  movl %eax, %edi<br>

-; X64-NEXT:Â  Â  xorl %esi, %edi<br>

+; X64-NEXT:Â  Â  movzwl var_901, %edx<br>

Â ; X64-NEXT:Â  Â  movl %eax, %esi<br>

-; X64-NEXT:Â  Â  xorl %edi, %esi<br>

-; X64-NEXT:Â  Â  addl %eax, %esi<br>

-; X64-NEXT:Â  Â  movslq %esi, %r8<br>

-; X64-NEXT:Â  Â  movq %r8, var_826<br>

+; X64-NEXT:Â  Â  xorl %edx, %esi<br>

+; X64-NEXT:Â  Â  movl %eax, %edx<br>

+; X64-NEXT:Â  Â  xorl %esi, %edx<br>

+; X64-NEXT:Â  Â  addl %eax, %edx<br>

+; X64-NEXT:Â  Â  movslq %edx, %rdi<br>

+; X64-NEXT:Â  Â  movq %rdi, var_826<br>

Â ; X64-NEXT:Â  Â  movzwl var_32, %eax<br>

-; X64-NEXT:Â  Â  movl %eax, %r8d<br>

+; X64-NEXT:Â  Â  movl %eax, %edi<br>

Â ; X64-NEXT:Â  Â  movzwl var_901, %eax<br>

Â ; X64-NEXT:Â  Â  xorl $51981, %eax # imm = 0xCB0D<br>

-; X64-NEXT:Â  Â  movslq %eax, %r9<br>

-; X64-NEXT:Â  Â  xorq %rdx, %r9<br>

-; X64-NEXT:Â  Â  movq %r8, %rdx<br>

-; X64-NEXT:Â  Â  xorq %r9, %rdx<br>

-; X64-NEXT:Â  Â  xorq $-1, %rdx<br>

-; X64-NEXT:Â  Â  xorq %rdx, %r8<br>

-; X64-NEXT:Â  Â  movq %r8, %rdx<br>

-; X64-NEXT:Â  Â  orq var_57, %rdx<br>

-; X64-NEXT:Â  Â  orq %rdx, %r8<br>

-; X64-NEXT:Â  Â  movw %r8w, %r10w<br>

+; X64-NEXT:Â  Â  movslq %eax, %r8<br>

+; X64-NEXT:Â  Â  movabsq $-1142377792914660288, %r9 # imm = 0xF02575732E06E440<br>

+; X64-NEXT:Â  Â  xorq %r9, %r8<br>

+; X64-NEXT:Â  Â  movq %rdi, %r9<br>

+; X64-NEXT:Â  Â  xorq %r8, %r9<br>

+; X64-NEXT:Â  Â  xorq $-1, %r9<br>

+; X64-NEXT:Â  Â  xorq %r9, %rdi<br>

+; X64-NEXT:Â  Â  movq %rdi, %r8<br>

+; X64-NEXT:Â  Â  orq var_57, %r8<br>

+; X</blockquote></div></blockquote></div>