<div dir="ltr">It looks like this change breaks optimized codegen on Skylake. (It seems unlikely that it's specifically this change, but rather uncovering some other latent bug.)<div><br></div><div>I've found a breakage in llvmpipe tests (from <a href="http://mesa3d.org">mesa3d.org</a>). If you have that available, the failing cases are:</div><div><br></div><div><div>Testing PIPE_FORMAT_R16G16_SNORM (unorm8) ...</div></div><div><div>Testing PIPE_FORMAT_R16G16_SSCALED (unorm8) ...</div></div><div><br></div><div><br></div><div>I've also attached the IR from one of the failing test cases (PIPE_FORMAT_R16G16_SNORM), as well as the output from `llc -mcpu=skylake` at this rev and the one before.</div><div><br></div><div>Could you advise on a timeline for fixing (or reverting)? If not, I'll go ahead and revert this change in an hour or so.</div></div><br><br><div class="gmail_quote"><div dir="ltr">On Thu, Jan 11, 2018 at 6:26 AM Simon Pilgrim via llvm-commits <<a href="mailto:llvm-commits@lists.llvm.org">llvm-commits@lists.llvm.org</a>> wrote:<br></div><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">Author: rksimon<br>
Date: Thu Jan 11 06:25:18 2018<br>
New Revision: 322279<br>
<br>
URL: <a href="http://llvm.org/viewvc/llvm-project?rev=322279&view=rev" rel="noreferrer" target="_blank">http://llvm.org/viewvc/llvm-project?rev=322279&view=rev</a><br>
Log:<br>
[X86][SSE] Add ISD::VECTOR_SHUFFLE to faux shuffle decoding<br>
<br>
Primarily, this allows us to use the aggressive extraction mechanisms in combineExtractWithShuffle earlier and make use of UNDEF elements that may be lost during lowering.<br>
<br>
Modified:<br>
llvm/trunk/lib/Target/X86/X86ISelLowering.cpp<br>
llvm/trunk/test/CodeGen/X86/2011-12-8-bitcastintprom.ll<br>
llvm/trunk/test/CodeGen/X86/pmul.ll<br>
llvm/trunk/test/CodeGen/X86/promote-vec3.ll<br>
llvm/trunk/test/CodeGen/X86/psubus.ll<br>
llvm/trunk/test/CodeGen/X86/vector-compare-results.ll<br>
llvm/trunk/test/CodeGen/X86/vector-sext.ll<br>
llvm/trunk/test/CodeGen/X86/widen_load-2.ll<br>
<br>
Modified: llvm/trunk/lib/Target/X86/X86ISelLowering.cpp<br>
URL: <a href="http://llvm.org/viewvc/llvm-project/llvm/trunk/lib/Target/X86/X86ISelLowering.cpp?rev=322279&r1=322278&r2=322279&view=diff" rel="noreferrer" target="_blank">http://llvm.org/viewvc/llvm-project/llvm/trunk/lib/Target/X86/X86ISelLowering.cpp?rev=322279&r1=322278&r2=322279&view=diff</a><br>
==============================================================================<br>
--- llvm/trunk/lib/Target/X86/X86ISelLowering.cpp (original)<br>
+++ llvm/trunk/lib/Target/X86/X86ISelLowering.cpp Thu Jan 11 06:25:18 2018<br>
@@ -5940,6 +5940,17 @@ static bool getFauxShuffleMask(SDValue N<br>
<br>
unsigned Opcode = N.getOpcode();<br>
switch (Opcode) {<br>
+ case ISD::VECTOR_SHUFFLE: {<br>
+ // Don't treat ISD::VECTOR_SHUFFLE as a target shuffle so decode it here.<br>
+ ArrayRef<int> ShuffleMask = cast<ShuffleVectorSDNode>(N)->getMask();<br>
+ if (isUndefOrInRange(ShuffleMask, 0, 2 * NumElts)) {<br>
+ Mask.append(ShuffleMask.begin(), ShuffleMask.end());<br>
+ Ops.push_back(N.getOperand(0));<br>
+ Ops.push_back(N.getOperand(1));<br>
+ return true;<br>
+ }<br>
+ return false;<br>
+ }<br>
case ISD::AND:<br>
case X86ISD::ANDNP: {<br>
// Attempt to decode as a per-byte mask.<br>
<br>
Modified: llvm/trunk/test/CodeGen/X86/2011-12-8-bitcastintprom.ll<br>
URL: <a href="http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/X86/2011-12-8-bitcastintprom.ll?rev=322279&r1=322278&r2=322279&view=diff" rel="noreferrer" target="_blank">http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/X86/2011-12-8-bitcastintprom.ll?rev=322279&r1=322278&r2=322279&view=diff</a><br>
==============================================================================<br>
--- llvm/trunk/test/CodeGen/X86/2011-12-8-bitcastintprom.ll (original)<br>
+++ llvm/trunk/test/CodeGen/X86/2011-12-8-bitcastintprom.ll Thu Jan 11 06:25:18 2018<br>
@@ -9,9 +9,7 @@ define void @prom_bug(<4 x i8> %t, i16*<br>
; SSE2-NEXT: pand {{.*}}(%rip), %xmm0<br>
; SSE2-NEXT: packuswb %xmm0, %xmm0<br>
; SSE2-NEXT: packuswb %xmm0, %xmm0<br>
-; SSE2-NEXT: pshufd {{.*#+}} xmm0 = xmm0[0,1,0,3]<br>
-; SSE2-NEXT: pshufhw {{.*#+}} xmm0 = xmm0[0,1,2,3,5,5,6,7]<br>
-; SSE2-NEXT: movd %xmm0, %eax<br>
+; SSE2-NEXT: pextrw $0, %xmm0, %eax<br>
; SSE2-NEXT: movw %ax, (%rdi)<br>
; SSE2-NEXT: retq<br>
;<br>
<br>
Modified: llvm/trunk/test/CodeGen/X86/pmul.ll<br>
URL: <a href="http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/X86/pmul.ll?rev=322279&r1=322278&r2=322279&view=diff" rel="noreferrer" target="_blank">http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/X86/pmul.ll?rev=322279&r1=322278&r2=322279&view=diff</a><br>
==============================================================================<br>
--- llvm/trunk/test/CodeGen/X86/pmul.ll (original)<br>
+++ llvm/trunk/test/CodeGen/X86/pmul.ll Thu Jan 11 06:25:18 2018<br>
@@ -1386,39 +1386,39 @@ define <8 x i64> @mul_v8i64_sext(<8 x i1<br>
; SSE2-LABEL: mul_v8i64_sext:<br>
; SSE2: # %bb.0:<br>
; SSE2-NEXT: movdqa %xmm1, %xmm4<br>
-; SSE2-NEXT: pshufd {{.*#+}} xmm1 = xmm0[3,1,2,3]<br>
-; SSE2-NEXT: punpcklwd {{.*#+}} xmm8 = xmm8[0],xmm1[0],xmm8[1],xmm1[1],xmm8[2],xmm1[2],xmm8[3],xmm1[3]<br>
-; SSE2-NEXT: movdqa %xmm8, %xmm1<br>
-; SSE2-NEXT: psrad $31, %xmm1<br>
-; SSE2-NEXT: psrad $16, %xmm8<br>
-; SSE2-NEXT: punpckldq {{.*#+}} xmm8 = xmm8[0],xmm1[0],xmm8[1],xmm1[1]<br>
-; SSE2-NEXT: pshufd {{.*#+}} xmm1 = xmm0[1,1,2,3]<br>
-; SSE2-NEXT: punpcklwd {{.*#+}} xmm9 = xmm9[0],xmm1[0],xmm9[1],xmm1[1],xmm9[2],xmm1[2],xmm9[3],xmm1[3]<br>
-; SSE2-NEXT: movdqa %xmm9, %xmm1<br>
-; SSE2-NEXT: psrad $31, %xmm1<br>
+; SSE2-NEXT: movdqa %xmm0, %xmm1<br>
+; SSE2-NEXT: punpckhwd {{.*#+}} xmm9 = xmm9[4],xmm1[4],xmm9[5],xmm1[5],xmm9[6],xmm1[6],xmm9[7],xmm1[7]<br>
+; SSE2-NEXT: movdqa %xmm9, %xmm0<br>
+; SSE2-NEXT: psrad $31, %xmm0<br>
; SSE2-NEXT: psrad $16, %xmm9<br>
-; SSE2-NEXT: punpckldq {{.*#+}} xmm9 = xmm9[0],xmm1[0],xmm9[1],xmm1[1]<br>
-; SSE2-NEXT: punpckhwd {{.*#+}} xmm7 = xmm7[4],xmm0[4],xmm7[5],xmm0[5],xmm7[6],xmm0[6],xmm7[7],xmm0[7]<br>
+; SSE2-NEXT: punpckldq {{.*#+}} xmm9 = xmm9[0],xmm0[0],xmm9[1],xmm0[1]<br>
+; SSE2-NEXT: punpcklwd {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1],xmm0[2],xmm1[2],xmm0[3],xmm1[3]<br>
+; SSE2-NEXT: movdqa %xmm0, %xmm3<br>
+; SSE2-NEXT: psrad $31, %xmm3<br>
+; SSE2-NEXT: psrad $16, %xmm0<br>
+; SSE2-NEXT: punpckldq {{.*#+}} xmm0 = xmm0[0],xmm3[0],xmm0[1],xmm3[1]<br>
+; SSE2-NEXT: pshufd {{.*#+}} xmm3 = xmm1[2,3,0,1]<br>
+; SSE2-NEXT: pshuflw {{.*#+}} xmm8 = xmm3[0,2,2,3,4,5,6,7]<br>
+; SSE2-NEXT: movdqa %xmm8, %xmm3<br>
+; SSE2-NEXT: psrad $31, %xmm3<br>
+; SSE2-NEXT: psrad $16, %xmm8<br>
+; SSE2-NEXT: punpckldq {{.*#+}} xmm8 = xmm8[0],xmm3[0],xmm8[1],xmm3[1]<br>
+; SSE2-NEXT: pshuflw {{.*#+}} xmm7 = xmm1[0,2,2,3,4,5,6,7]<br>
; SSE2-NEXT: movdqa %xmm7, %xmm1<br>
; SSE2-NEXT: psrad $31, %xmm1<br>
; SSE2-NEXT: psrad $16, %xmm7<br>
; SSE2-NEXT: punpckldq {{.*#+}} xmm7 = xmm7[0],xmm1[0],xmm7[1],xmm1[1]<br>
-; SSE2-NEXT: punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]<br>
-; SSE2-NEXT: movdqa %xmm0, %xmm1<br>
-; SSE2-NEXT: psrad $31, %xmm1<br>
-; SSE2-NEXT: psrad $16, %xmm0<br>
-; SSE2-NEXT: punpckldq {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1]<br>
; SSE2-NEXT: pshufd {{.*#+}} xmm3 = xmm2[2,3,0,1]<br>
; SSE2-NEXT: movdqa %xmm3, %xmm1<br>
; SSE2-NEXT: psrad $31, %xmm1<br>
; SSE2-NEXT: punpckldq {{.*#+}} xmm3 = xmm3[0],xmm1[0],xmm3[1],xmm1[1]<br>
+; SSE2-NEXT: movdqa %xmm2, %xmm1<br>
+; SSE2-NEXT: psrad $31, %xmm1<br>
+; SSE2-NEXT: punpckldq {{.*#+}} xmm2 = xmm2[0],xmm1[0],xmm2[1],xmm1[1]<br>
; SSE2-NEXT: pshufd {{.*#+}} xmm1 = xmm4[2,3,0,1]<br>
; SSE2-NEXT: movdqa %xmm1, %xmm5<br>
; SSE2-NEXT: psrad $31, %xmm5<br>
; SSE2-NEXT: punpckldq {{.*#+}} xmm1 = xmm1[0],xmm5[0],xmm1[1],xmm5[1]<br>
-; SSE2-NEXT: movdqa %xmm2, %xmm5<br>
-; SSE2-NEXT: psrad $31, %xmm5<br>
-; SSE2-NEXT: punpckldq {{.*#+}} xmm2 = xmm2[0],xmm5[0],xmm2[1],xmm5[1]<br>
; SSE2-NEXT: movdqa %xmm4, %xmm5<br>
; SSE2-NEXT: psrad $31, %xmm5<br>
; SSE2-NEXT: punpckldq {{.*#+}} xmm4 = xmm4[0],xmm5[0],xmm4[1],xmm5[1]<br>
@@ -1432,26 +1432,26 @@ define <8 x i64> @mul_v8i64_sext(<8 x i1<br>
; SSE2-NEXT: psllq $32, %xmm6<br>
; SSE2-NEXT: pmuludq %xmm4, %xmm0<br>
; SSE2-NEXT: paddq %xmm6, %xmm0<br>
-; SSE2-NEXT: movdqa %xmm2, %xmm4<br>
+; SSE2-NEXT: movdqa %xmm7, %xmm4<br>
; SSE2-NEXT: psrlq $32, %xmm4<br>
-; SSE2-NEXT: pmuludq %xmm7, %xmm4<br>
-; SSE2-NEXT: movdqa %xmm7, %xmm5<br>
+; SSE2-NEXT: pmuludq %xmm1, %xmm4<br>
+; SSE2-NEXT: movdqa %xmm1, %xmm5<br>
; SSE2-NEXT: psrlq $32, %xmm5<br>
-; SSE2-NEXT: pmuludq %xmm2, %xmm5<br>
+; SSE2-NEXT: pmuludq %xmm7, %xmm5<br>
; SSE2-NEXT: paddq %xmm4, %xmm5<br>
; SSE2-NEXT: psllq $32, %xmm5<br>
-; SSE2-NEXT: pmuludq %xmm7, %xmm2<br>
-; SSE2-NEXT: paddq %xmm5, %xmm2<br>
-; SSE2-NEXT: movdqa %xmm1, %xmm4<br>
+; SSE2-NEXT: pmuludq %xmm7, %xmm1<br>
+; SSE2-NEXT: paddq %xmm5, %xmm1<br>
+; SSE2-NEXT: movdqa %xmm2, %xmm4<br>
; SSE2-NEXT: psrlq $32, %xmm4<br>
; SSE2-NEXT: pmuludq %xmm9, %xmm4<br>
; SSE2-NEXT: movdqa %xmm9, %xmm5<br>
; SSE2-NEXT: psrlq $32, %xmm5<br>
-; SSE2-NEXT: pmuludq %xmm1, %xmm5<br>
+; SSE2-NEXT: pmuludq %xmm2, %xmm5<br>
; SSE2-NEXT: paddq %xmm4, %xmm5<br>
; SSE2-NEXT: psllq $32, %xmm5<br>
-; SSE2-NEXT: pmuludq %xmm9, %xmm1<br>
-; SSE2-NEXT: paddq %xmm5, %xmm1<br>
+; SSE2-NEXT: pmuludq %xmm9, %xmm2<br>
+; SSE2-NEXT: paddq %xmm5, %xmm2<br>
; SSE2-NEXT: movdqa %xmm3, %xmm4<br>
; SSE2-NEXT: psrlq $32, %xmm4<br>
; SSE2-NEXT: pmuludq %xmm8, %xmm4<br>
<br>
Modified: llvm/trunk/test/CodeGen/X86/promote-vec3.ll<br>
URL: <a href="http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/X86/promote-vec3.ll?rev=322279&r1=322278&r2=322279&view=diff" rel="noreferrer" target="_blank">http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/X86/promote-vec3.ll?rev=322279&r1=322278&r2=322279&view=diff</a><br>
==============================================================================<br>
--- llvm/trunk/test/CodeGen/X86/promote-vec3.ll (original)<br>
+++ llvm/trunk/test/CodeGen/X86/promote-vec3.ll Thu Jan 11 06:25:18 2018<br>
@@ -14,11 +14,9 @@ define <3 x i16> @zext_i8(<3 x i8>) {<br>
; SSE3-NEXT: pinsrw $1, %eax, %xmm0<br>
; SSE3-NEXT: movzbl {{[0-9]+}}(%esp), %eax<br>
; SSE3-NEXT: pinsrw $2, %eax, %xmm0<br>
-; SSE3-NEXT: pxor %xmm1, %xmm1<br>
+; SSE3-NEXT: pextrw $0, %xmm0, %eax<br>
; SSE3-NEXT: pextrw $1, %xmm0, %edx<br>
; SSE3-NEXT: pextrw $2, %xmm0, %ecx<br>
-; SSE3-NEXT: punpcklwd {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1],xmm0[2],xmm1[2],xmm0[3],xmm1[3]<br>
-; SSE3-NEXT: movd %xmm0, %eax<br>
; SSE3-NEXT: # kill: def %ax killed %ax killed %eax<br>
; SSE3-NEXT: # kill: def %dx killed %dx killed %edx<br>
; SSE3-NEXT: # kill: def %cx killed %cx killed %ecx<br>
<br>
Modified: llvm/trunk/test/CodeGen/X86/psubus.ll<br>
URL: <a href="http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/X86/psubus.ll?rev=322279&r1=322278&r2=322279&view=diff" rel="noreferrer" target="_blank">http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/X86/psubus.ll?rev=322279&r1=322278&r2=322279&view=diff</a><br>
==============================================================================<br>
--- llvm/trunk/test/CodeGen/X86/psubus.ll (original)<br>
+++ llvm/trunk/test/CodeGen/X86/psubus.ll Thu Jan 11 06:25:18 2018<br>
@@ -2095,25 +2095,18 @@ define <16 x i16> @psubus_16i32_max(<16<br>
;<br>
; AVX1-LABEL: psubus_16i32_max:<br>
; AVX1: # %bb.0: # %<a href="http://vector.ph" rel="noreferrer" target="_blank">vector.ph</a><br>
-; AVX1-NEXT: vextractf128 $1, %ymm2, %xmm3<br>
-; AVX1-NEXT: vmovdqa {{.*#+}} xmm4 = [65535,65535,65535,65535]<br>
-; AVX1-NEXT: vpminud %xmm4, %xmm3, %xmm3<br>
-; AVX1-NEXT: vpminud %xmm4, %xmm2, %xmm2<br>
-; AVX1-NEXT: vpackusdw %xmm3, %xmm2, %xmm2<br>
; AVX1-NEXT: vextractf128 $1, %ymm1, %xmm3<br>
+; AVX1-NEXT: vmovdqa {{.*#+}} xmm4 = [65535,65535,65535,65535]<br>
; AVX1-NEXT: vpminud %xmm4, %xmm3, %xmm3<br>
; AVX1-NEXT: vpminud %xmm4, %xmm1, %xmm1<br>
; AVX1-NEXT: vpackusdw %xmm3, %xmm1, %xmm1<br>
+; AVX1-NEXT: vextractf128 $1, %ymm2, %xmm3<br>
+; AVX1-NEXT: vpminud %xmm4, %xmm3, %xmm3<br>
+; AVX1-NEXT: vpminud %xmm4, %xmm2, %xmm2<br>
+; AVX1-NEXT: vpackusdw %xmm3, %xmm2, %xmm2<br>
; AVX1-NEXT: vextractf128 $1, %ymm0, %xmm3<br>
; AVX1-NEXT: vpsubusw %xmm2, %xmm3, %xmm2<br>
; AVX1-NEXT: vpsubusw %xmm1, %xmm0, %xmm0<br>
-; AVX1-NEXT: vpmovzxwd {{.*#+}} xmm1 = xmm0[0],zero,xmm0[1],zero,xmm0[2],zero,xmm0[3],zero<br>
-; AVX1-NEXT: vpmovzxwd {{.*#+}} xmm3 = xmm2[0],zero,xmm2[1],zero,xmm2[2],zero,xmm2[3],zero<br>
-; AVX1-NEXT: vpxor %xmm4, %xmm4, %xmm4<br>
-; AVX1-NEXT: vpunpckhwd {{.*#+}} xmm2 = xmm2[4],xmm4[4],xmm2[5],xmm4[5],xmm2[6],xmm4[6],xmm2[7],xmm4[7]<br>
-; AVX1-NEXT: vpackusdw %xmm2, %xmm3, %xmm2<br>
-; AVX1-NEXT: vpunpckhwd {{.*#+}} xmm0 = xmm0[4],xmm4[4],xmm0[5],xmm4[5],xmm0[6],xmm4[6],xmm0[7],xmm4[7]<br>
-; AVX1-NEXT: vpackusdw %xmm0, %xmm1, %xmm0<br>
; AVX1-NEXT: vinsertf128 $1, %xmm2, %ymm0, %ymm0<br>
; AVX1-NEXT: retq<br>
;<br>
<br>
Modified: llvm/trunk/test/CodeGen/X86/vector-compare-results.ll<br>
URL: <a href="http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/X86/vector-compare-results.ll?rev=322279&r1=322278&r2=322279&view=diff" rel="noreferrer" target="_blank">http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/X86/vector-compare-results.ll?rev=322279&r1=322278&r2=322279&view=diff</a><br>
==============================================================================<br>
--- llvm/trunk/test/CodeGen/X86/vector-compare-results.ll (original)<br>
+++ llvm/trunk/test/CodeGen/X86/vector-compare-results.ll Thu Jan 11 06:25:18 2018<br>
@@ -1003,100 +1003,100 @@ define <32 x i1> @test_cmp_v32i16(<32 x<br>
; SSE42-NEXT: pcmpgtw %xmm6, %xmm2<br>
; SSE42-NEXT: pcmpgtw %xmm7, %xmm3<br>
; SSE42-NEXT: pextrb $14, %xmm3, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $12, %xmm3, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $10, %xmm3, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $8, %xmm3, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $6, %xmm3, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $4, %xmm3, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $2, %xmm3, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $0, %xmm3, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $14, %xmm2, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $12, %xmm2, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $10, %xmm2, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $8, %xmm2, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $6, %xmm2, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $4, %xmm2, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $2, %xmm2, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $0, %xmm2, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $14, %xmm1, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $12, %xmm1, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $10, %xmm1, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $8, %xmm1, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $6, %xmm1, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $4, %xmm1, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $2, %xmm1, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $0, %xmm1, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $14, %xmm0, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $12, %xmm0, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $10, %xmm0, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $8, %xmm0, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $6, %xmm0, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $4, %xmm0, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $2, %xmm0, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $0, %xmm0, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: movq %rdi, %rax<br>
; SSE42-NEXT: retq<br>
@@ -2250,100 +2250,100 @@ define <32 x i1> @test_cmp_v32f32(<32 x<br>
; SSE42-NEXT: cmpltps %xmm6, %xmm14<br>
; SSE42-NEXT: cmpltps %xmm7, %xmm15<br>
; SSE42-NEXT: pextrb $12, %xmm15, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $8, %xmm15, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $4, %xmm15, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $0, %xmm15, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $12, %xmm14, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $8, %xmm14, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $4, %xmm14, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $0, %xmm14, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $12, %xmm13, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $8, %xmm13, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $4, %xmm13, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $0, %xmm13, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $12, %xmm12, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $8, %xmm12, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $4, %xmm12, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $0, %xmm12, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $12, %xmm11, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $8, %xmm11, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $4, %xmm11, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $0, %xmm11, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $12, %xmm10, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $8, %xmm10, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $4, %xmm10, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $0, %xmm10, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $12, %xmm9, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $8, %xmm9, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $4, %xmm9, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $0, %xmm9, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $12, %xmm8, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $8, %xmm8, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $4, %xmm8, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $0, %xmm8, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: movq %rdi, %rax<br>
; SSE42-NEXT: retq<br>
@@ -2749,100 +2749,100 @@ define <32 x i1> @test_cmp_v32i32(<32 x<br>
; SSE42-NEXT: pcmpgtd {{[0-9]+}}(%rsp), %xmm6<br>
; SSE42-NEXT: pcmpgtd {{[0-9]+}}(%rsp), %xmm7<br>
; SSE42-NEXT: pextrb $12, %xmm7, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $8, %xmm7, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $4, %xmm7, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $0, %xmm7, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $12, %xmm6, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $8, %xmm6, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $4, %xmm6, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $0, %xmm6, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $12, %xmm5, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $8, %xmm5, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $4, %xmm5, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $0, %xmm5, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $12, %xmm4, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $8, %xmm4, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $4, %xmm4, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $0, %xmm4, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $12, %xmm3, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $8, %xmm3, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $4, %xmm3, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $0, %xmm3, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $12, %xmm2, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $8, %xmm2, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $4, %xmm2, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $0, %xmm2, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $12, %xmm1, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $8, %xmm1, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $4, %xmm1, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $0, %xmm1, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $12, %xmm0, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $8, %xmm0, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $4, %xmm0, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $0, %xmm0, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: movq %rdi, %rax<br>
; SSE42-NEXT: retq<br>
@@ -3155,196 +3155,196 @@ define <64 x i1> @test_cmp_v64i16(<64 x<br>
; SSE42-NEXT: pcmpgtw {{[0-9]+}}(%rsp), %xmm6<br>
; SSE42-NEXT: pcmpgtw {{[0-9]+}}(%rsp), %xmm7<br>
; SSE42-NEXT: pextrb $14, %xmm7, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 6(%rdi)<br>
; SSE42-NEXT: pextrb $12, %xmm7, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 6(%rdi)<br>
; SSE42-NEXT: pextrb $10, %xmm7, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 6(%rdi)<br>
; SSE42-NEXT: pextrb $8, %xmm7, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 6(%rdi)<br>
; SSE42-NEXT: pextrb $6, %xmm7, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 6(%rdi)<br>
; SSE42-NEXT: pextrb $4, %xmm7, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 6(%rdi)<br>
; SSE42-NEXT: pextrb $2, %xmm7, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 6(%rdi)<br>
; SSE42-NEXT: pextrb $0, %xmm7, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 6(%rdi)<br>
; SSE42-NEXT: pextrb $14, %xmm6, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 6(%rdi)<br>
; SSE42-NEXT: pextrb $12, %xmm6, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 6(%rdi)<br>
; SSE42-NEXT: pextrb $10, %xmm6, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 6(%rdi)<br>
; SSE42-NEXT: pextrb $8, %xmm6, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 6(%rdi)<br>
; SSE42-NEXT: pextrb $6, %xmm6, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 6(%rdi)<br>
; SSE42-NEXT: pextrb $4, %xmm6, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 6(%rdi)<br>
; SSE42-NEXT: pextrb $2, %xmm6, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 6(%rdi)<br>
; SSE42-NEXT: pextrb $0, %xmm6, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 6(%rdi)<br>
; SSE42-NEXT: pextrb $14, %xmm5, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 4(%rdi)<br>
; SSE42-NEXT: pextrb $12, %xmm5, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 4(%rdi)<br>
; SSE42-NEXT: pextrb $10, %xmm5, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 4(%rdi)<br>
; SSE42-NEXT: pextrb $8, %xmm5, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 4(%rdi)<br>
; SSE42-NEXT: pextrb $6, %xmm5, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 4(%rdi)<br>
; SSE42-NEXT: pextrb $4, %xmm5, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 4(%rdi)<br>
; SSE42-NEXT: pextrb $2, %xmm5, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 4(%rdi)<br>
; SSE42-NEXT: pextrb $0, %xmm5, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 4(%rdi)<br>
; SSE42-NEXT: pextrb $14, %xmm4, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 4(%rdi)<br>
; SSE42-NEXT: pextrb $12, %xmm4, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 4(%rdi)<br>
; SSE42-NEXT: pextrb $10, %xmm4, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 4(%rdi)<br>
; SSE42-NEXT: pextrb $8, %xmm4, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 4(%rdi)<br>
; SSE42-NEXT: pextrb $6, %xmm4, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 4(%rdi)<br>
; SSE42-NEXT: pextrb $4, %xmm4, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 4(%rdi)<br>
; SSE42-NEXT: pextrb $2, %xmm4, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 4(%rdi)<br>
; SSE42-NEXT: pextrb $0, %xmm4, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 4(%rdi)<br>
; SSE42-NEXT: pextrb $14, %xmm3, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $12, %xmm3, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $10, %xmm3, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $8, %xmm3, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $6, %xmm3, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $4, %xmm3, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $2, %xmm3, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $0, %xmm3, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $14, %xmm2, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $12, %xmm2, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $10, %xmm2, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $8, %xmm2, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $6, %xmm2, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $4, %xmm2, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $2, %xmm2, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $0, %xmm2, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $14, %xmm1, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $12, %xmm1, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $10, %xmm1, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $8, %xmm1, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $6, %xmm1, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $4, %xmm1, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $2, %xmm1, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $0, %xmm1, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $14, %xmm0, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $12, %xmm0, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $10, %xmm0, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $8, %xmm0, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $6, %xmm0, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $4, %xmm0, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $2, %xmm0, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $0, %xmm0, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: movq %rdi, %rax<br>
; SSE42-NEXT: retq<br>
@@ -5701,147 +5701,137 @@ define <32 x i1> @test_cmp_v32f64(<32 x<br>
; SSE42-NEXT: pushq %r12<br>
; SSE42-NEXT: pushq %rbx<br>
; SSE42-NEXT: movapd {{[0-9]+}}(%rsp), %xmm8<br>
-; SSE42-NEXT: cmpltpd %xmm7, %xmm8<br>
-; SSE42-NEXT: movapd {{[0-9]+}}(%rsp), %xmm7<br>
-; SSE42-NEXT: cmpltpd %xmm6, %xmm7<br>
-; SSE42-NEXT: shufps {{.*#+}} xmm7 = xmm7[0,2],xmm8[0,2]<br>
-; SSE42-NEXT: movapd {{[0-9]+}}(%rsp), %xmm6<br>
-; SSE42-NEXT: cmpltpd %xmm5, %xmm6<br>
-; SSE42-NEXT: movapd {{[0-9]+}}(%rsp), %xmm5<br>
-; SSE42-NEXT: cmpltpd %xmm4, %xmm5<br>
-; SSE42-NEXT: shufps {{.*#+}} xmm5 = xmm5[0,2],xmm6[0,2]<br>
-; SSE42-NEXT: packssdw %xmm7, %xmm5<br>
-; SSE42-NEXT: movapd {{[0-9]+}}(%rsp), %xmm4<br>
-; SSE42-NEXT: cmpltpd %xmm3, %xmm4<br>
-; SSE42-NEXT: movapd {{[0-9]+}}(%rsp), %xmm3<br>
-; SSE42-NEXT: cmpltpd %xmm2, %xmm3<br>
-; SSE42-NEXT: shufps {{.*#+}} xmm3 = xmm3[0,2],xmm4[0,2]<br>
-; SSE42-NEXT: movapd {{[0-9]+}}(%rsp), %xmm2<br>
-; SSE42-NEXT: cmpltpd %xmm1, %xmm2<br>
-; SSE42-NEXT: movapd {{[0-9]+}}(%rsp), %xmm1<br>
-; SSE42-NEXT: cmpltpd %xmm0, %xmm1<br>
+; SSE42-NEXT: cmpltpd %xmm0, %xmm8<br>
; SSE42-NEXT: movapd {{[0-9]+}}(%rsp), %xmm0<br>
-; SSE42-NEXT: shufps {{.*#+}} xmm1 = xmm1[0,2],xmm2[0,2]<br>
+; SSE42-NEXT: cmpltpd %xmm1, %xmm0<br>
+; SSE42-NEXT: movapd {{[0-9]+}}(%rsp), %xmm1<br>
+; SSE42-NEXT: cmpltpd %xmm2, %xmm1<br>
; SSE42-NEXT: movapd {{[0-9]+}}(%rsp), %xmm2<br>
-; SSE42-NEXT: packssdw %xmm3, %xmm1<br>
+; SSE42-NEXT: cmpltpd %xmm3, %xmm2<br>
; SSE42-NEXT: movapd {{[0-9]+}}(%rsp), %xmm3<br>
-; SSE42-NEXT: packsswb %xmm5, %xmm1<br>
+; SSE42-NEXT: cmpltpd %xmm4, %xmm3<br>
; SSE42-NEXT: movapd {{[0-9]+}}(%rsp), %xmm4<br>
-; SSE42-NEXT: cmpltpd {{[0-9]+}}(%rsp), %xmm4<br>
-; SSE42-NEXT: cmpltpd {{[0-9]+}}(%rsp), %xmm3<br>
-; SSE42-NEXT: shufps {{.*#+}} xmm3 = xmm3[0,2],xmm4[0,2]<br>
-; SSE42-NEXT: movapd {{[0-9]+}}(%rsp), %xmm4<br>
-; SSE42-NEXT: cmpltpd {{[0-9]+}}(%rsp), %xmm4<br>
-; SSE42-NEXT: cmpltpd {{[0-9]+}}(%rsp), %xmm2<br>
-; SSE42-NEXT: shufps {{.*#+}} xmm2 = xmm2[0,2],xmm4[0,2]<br>
-; SSE42-NEXT: movapd {{[0-9]+}}(%rsp), %xmm4<br>
-; SSE42-NEXT: packssdw %xmm3, %xmm2<br>
-; SSE42-NEXT: movapd {{[0-9]+}}(%rsp), %xmm3<br>
-; SSE42-NEXT: cmpltpd {{[0-9]+}}(%rsp), %xmm3<br>
-; SSE42-NEXT: cmpltpd {{[0-9]+}}(%rsp), %xmm4<br>
-; SSE42-NEXT: shufps {{.*#+}} xmm4 = xmm4[0,2],xmm3[0,2]<br>
-; SSE42-NEXT: movapd {{[0-9]+}}(%rsp), %xmm3<br>
-; SSE42-NEXT: cmpltpd {{[0-9]+}}(%rsp), %xmm3<br>
-; SSE42-NEXT: cmpltpd {{[0-9]+}}(%rsp), %xmm0<br>
-; SSE42-NEXT: shufps {{.*#+}} xmm0 = xmm0[0,2],xmm3[0,2]<br>
-; SSE42-NEXT: packssdw %xmm4, %xmm0<br>
-; SSE42-NEXT: packsswb %xmm2, %xmm0<br>
-; SSE42-NEXT: pextrb $15, %xmm0, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
-; SSE42-NEXT: movb %al, 2(%rdi)<br>
-; SSE42-NEXT: pextrb $14, %xmm0, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
-; SSE42-NEXT: movb %al, 2(%rdi)<br>
-; SSE42-NEXT: pextrb $13, %xmm0, %r8d<br>
-; SSE42-NEXT: pextrb $12, %xmm0, %r9d<br>
-; SSE42-NEXT: pextrb $11, %xmm0, %r10d<br>
-; SSE42-NEXT: pextrb $10, %xmm0, %r11d<br>
-; SSE42-NEXT: pextrb $9, %xmm0, %r14d<br>
-; SSE42-NEXT: pextrb $8, %xmm0, %r15d<br>
-; SSE42-NEXT: pextrb $7, %xmm0, %r12d<br>
-; SSE42-NEXT: pextrb $6, %xmm0, %r13d<br>
-; SSE42-NEXT: pextrb $5, %xmm0, %ebx<br>
-; SSE42-NEXT: pextrb $4, %xmm0, %ebp<br>
-; SSE42-NEXT: pextrb $3, %xmm0, %eax<br>
-; SSE42-NEXT: pextrb $2, %xmm0, %ecx<br>
-; SSE42-NEXT: pextrb $1, %xmm0, %edx<br>
-; SSE42-NEXT: pextrb $0, %xmm0, %esi<br>
-; SSE42-NEXT: andb $1, %r8b<br>
+; SSE42-NEXT: cmpltpd %xmm5, %xmm4<br>
+; SSE42-NEXT: movapd {{[0-9]+}}(%rsp), %xmm5<br>
+; SSE42-NEXT: cmpltpd %xmm6, %xmm5<br>
+; SSE42-NEXT: movapd {{[0-9]+}}(%rsp), %xmm6<br>
+; SSE42-NEXT: cmpltpd %xmm7, %xmm6<br>
+; SSE42-NEXT: movapd {{[0-9]+}}(%rsp), %xmm7<br>
+; SSE42-NEXT: cmpltpd {{[0-9]+}}(%rsp), %xmm7<br>
+; SSE42-NEXT: pextrb $8, %xmm7, %r8d<br>
+; SSE42-NEXT: pextrb $0, %xmm7, %r13d<br>
+; SSE42-NEXT: movapd {{[0-9]+}}(%rsp), %xmm7<br>
+; SSE42-NEXT: cmpltpd {{[0-9]+}}(%rsp), %xmm7<br>
+; SSE42-NEXT: pextrb $8, %xmm7, %r14d<br>
+; SSE42-NEXT: pextrb $0, %xmm7, %ebx<br>
+; SSE42-NEXT: movapd {{[0-9]+}}(%rsp), %xmm7<br>
+; SSE42-NEXT: cmpltpd {{[0-9]+}}(%rsp), %xmm7<br>
+; SSE42-NEXT: pextrb $8, %xmm7, %r15d<br>
+; SSE42-NEXT: pextrb $0, %xmm7, %ebp<br>
+; SSE42-NEXT: movapd {{[0-9]+}}(%rsp), %xmm7<br>
+; SSE42-NEXT: cmpltpd {{[0-9]+}}(%rsp), %xmm7<br>
+; SSE42-NEXT: pextrb $8, %xmm7, %r12d<br>
+; SSE42-NEXT: pextrb $0, %xmm7, %ecx<br>
+; SSE42-NEXT: movapd {{[0-9]+}}(%rsp), %xmm7<br>
+; SSE42-NEXT: cmpltpd {{[0-9]+}}(%rsp), %xmm7<br>
+; SSE42-NEXT: pextrb $8, %xmm7, %r11d<br>
+; SSE42-NEXT: pextrb $0, %xmm7, %edx<br>
+; SSE42-NEXT: movapd {{[0-9]+}}(%rsp), %xmm7<br>
+; SSE42-NEXT: cmpltpd {{[0-9]+}}(%rsp), %xmm7<br>
+; SSE42-NEXT: pextrb $8, %xmm7, %r9d<br>
+; SSE42-NEXT: pextrb $0, %xmm7, %esi<br>
+; SSE42-NEXT: movapd {{[0-9]+}}(%rsp), %xmm7<br>
+; SSE42-NEXT: cmpltpd {{[0-9]+}}(%rsp), %xmm7<br>
+; SSE42-NEXT: pextrb $8, %xmm7, %eax<br>
+; SSE42-NEXT: movl %eax, -{{[0-9]+}}(%rsp) # 4-byte Spill<br>
+; SSE42-NEXT: pextrb $0, %xmm7, %r10d<br>
+; SSE42-NEXT: movapd {{[0-9]+}}(%rsp), %xmm7<br>
+; SSE42-NEXT: cmpltpd {{[0-9]+}}(%rsp), %xmm7<br>
+; SSE42-NEXT: andl $1, %r8d<br>
; SSE42-NEXT: movb %r8b, 2(%rdi)<br>
-; SSE42-NEXT: andb $1, %r9b<br>
-; SSE42-NEXT: movb %r9b, 2(%rdi)<br>
-; SSE42-NEXT: andb $1, %r10b<br>
-; SSE42-NEXT: movb %r10b, 2(%rdi)<br>
-; SSE42-NEXT: andb $1, %r11b<br>
-; SSE42-NEXT: movb %r11b, 2(%rdi)<br>
-; SSE42-NEXT: andb $1, %r14b<br>
-; SSE42-NEXT: movb %r14b, 2(%rdi)<br>
-; SSE42-NEXT: andb $1, %r15b<br>
-; SSE42-NEXT: movb %r15b, 2(%rdi)<br>
-; SSE42-NEXT: andb $1, %r12b<br>
-; SSE42-NEXT: movb %r12b, 2(%rdi)<br>
-; SSE42-NEXT: andb $1, %r13b<br>
+; SSE42-NEXT: andl $1, %r13d<br>
; SSE42-NEXT: movb %r13b, 2(%rdi)<br>
-; SSE42-NEXT: andb $1, %bl<br>
+; SSE42-NEXT: pextrb $8, %xmm7, %eax<br>
+; SSE42-NEXT: movl %eax, -{{[0-9]+}}(%rsp) # 4-byte Spill<br>
+; SSE42-NEXT: pextrb $0, %xmm7, %r13d<br>
+; SSE42-NEXT: andl $1, %r14d<br>
+; SSE42-NEXT: movb %r14b, 2(%rdi)<br>
+; SSE42-NEXT: andl $1, %ebx<br>
; SSE42-NEXT: movb %bl, 2(%rdi)<br>
-; SSE42-NEXT: andb $1, %bpl<br>
+; SSE42-NEXT: pextrb $8, %xmm6, %r14d<br>
+; SSE42-NEXT: pextrb $0, %xmm6, %r8d<br>
+; SSE42-NEXT: andl $1, %r15d<br>
+; SSE42-NEXT: movb %r15b, 2(%rdi)<br>
+; SSE42-NEXT: andl $1, %ebp<br>
; SSE42-NEXT: movb %bpl, 2(%rdi)<br>
-; SSE42-NEXT: andb $1, %al<br>
-; SSE42-NEXT: movb %al, 2(%rdi)<br>
-; SSE42-NEXT: andb $1, %cl<br>
+; SSE42-NEXT: pextrb $8, %xmm5, %r15d<br>
+; SSE42-NEXT: pextrb $0, %xmm5, %ebp<br>
+; SSE42-NEXT: andl $1, %r12d<br>
+; SSE42-NEXT: movb %r12b, 2(%rdi)<br>
+; SSE42-NEXT: andl $1, %ecx<br>
; SSE42-NEXT: movb %cl, 2(%rdi)<br>
-; SSE42-NEXT: andb $1, %dl<br>
+; SSE42-NEXT: pextrb $8, %xmm4, %r12d<br>
+; SSE42-NEXT: pextrb $0, %xmm4, %ebx<br>
+; SSE42-NEXT: andl $1, %r11d<br>
+; SSE42-NEXT: movb %r11b, 2(%rdi)<br>
+; SSE42-NEXT: andl $1, %edx<br>
; SSE42-NEXT: movb %dl, 2(%rdi)<br>
-; SSE42-NEXT: andb $1, %sil<br>
+; SSE42-NEXT: pextrb $8, %xmm3, %r11d<br>
+; SSE42-NEXT: pextrb $0, %xmm3, %ecx<br>
+; SSE42-NEXT: andl $1, %r9d<br>
+; SSE42-NEXT: movb %r9b, 2(%rdi)<br>
+; SSE42-NEXT: andl $1, %esi<br>
; SSE42-NEXT: movb %sil, 2(%rdi)<br>
-; SSE42-NEXT: pextrb $15, %xmm1, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
-; SSE42-NEXT: movb %al, (%rdi)<br>
-; SSE42-NEXT: pextrb $14, %xmm1, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
-; SSE42-NEXT: movb %al, (%rdi)<br>
-; SSE42-NEXT: pextrb $13, %xmm1, %r8d<br>
-; SSE42-NEXT: pextrb $12, %xmm1, %r9d<br>
-; SSE42-NEXT: pextrb $11, %xmm1, %r10d<br>
-; SSE42-NEXT: pextrb $10, %xmm1, %r11d<br>
-; SSE42-NEXT: pextrb $9, %xmm1, %r14d<br>
-; SSE42-NEXT: pextrb $8, %xmm1, %r15d<br>
-; SSE42-NEXT: pextrb $7, %xmm1, %r12d<br>
-; SSE42-NEXT: pextrb $6, %xmm1, %r13d<br>
-; SSE42-NEXT: pextrb $5, %xmm1, %ebx<br>
-; SSE42-NEXT: pextrb $4, %xmm1, %ebp<br>
-; SSE42-NEXT: pextrb $3, %xmm1, %eax<br>
-; SSE42-NEXT: pextrb $2, %xmm1, %ecx<br>
-; SSE42-NEXT: pextrb $1, %xmm1, %edx<br>
+; SSE42-NEXT: pextrb $8, %xmm2, %r9d<br>
+; SSE42-NEXT: pextrb $0, %xmm2, %edx<br>
+; SSE42-NEXT: movl -{{[0-9]+}}(%rsp), %eax # 4-byte Reload<br>
+; SSE42-NEXT: andl $1, %eax<br>
+; SSE42-NEXT: movb %al, 2(%rdi)<br>
+; SSE42-NEXT: andl $1, %r10d<br>
+; SSE42-NEXT: movb %r10b, 2(%rdi)<br>
+; SSE42-NEXT: pextrb $8, %xmm1, %r10d<br>
; SSE42-NEXT: pextrb $0, %xmm1, %esi<br>
-; SSE42-NEXT: andb $1, %r8b<br>
-; SSE42-NEXT: movb %r8b, (%rdi)<br>
-; SSE42-NEXT: andb $1, %r9b<br>
-; SSE42-NEXT: movb %r9b, (%rdi)<br>
-; SSE42-NEXT: andb $1, %r10b<br>
-; SSE42-NEXT: movb %r10b, (%rdi)<br>
-; SSE42-NEXT: andb $1, %r11b<br>
-; SSE42-NEXT: movb %r11b, (%rdi)<br>
-; SSE42-NEXT: andb $1, %r14b<br>
+; SSE42-NEXT: movl -{{[0-9]+}}(%rsp), %eax # 4-byte Reload<br>
+; SSE42-NEXT: andl $1, %eax<br>
+; SSE42-NEXT: movb %al, 2(%rdi)<br>
+; SSE42-NEXT: andl $1, %r13d<br>
+; SSE42-NEXT: movb %r13b, 2(%rdi)<br>
+; SSE42-NEXT: pextrb $8, %xmm0, %r13d<br>
+; SSE42-NEXT: pextrb $0, %xmm0, %eax<br>
+; SSE42-NEXT: andl $1, %r14d<br>
; SSE42-NEXT: movb %r14b, (%rdi)<br>
-; SSE42-NEXT: andb $1, %r15b<br>
+; SSE42-NEXT: andl $1, %r8d<br>
+; SSE42-NEXT: movb %r8b, (%rdi)<br>
+; SSE42-NEXT: pextrb $8, %xmm8, %r8d<br>
+; SSE42-NEXT: pextrb $0, %xmm8, %r14d<br>
+; SSE42-NEXT: andl $1, %r15d<br>
; SSE42-NEXT: movb %r15b, (%rdi)<br>
-; SSE42-NEXT: andb $1, %r12b<br>
+; SSE42-NEXT: andl $1, %ebp<br>
+; SSE42-NEXT: movb %bpl, (%rdi)<br>
+; SSE42-NEXT: andl $1, %r12d<br>
; SSE42-NEXT: movb %r12b, (%rdi)<br>
-; SSE42-NEXT: andb $1, %r13b<br>
-; SSE42-NEXT: movb %r13b, (%rdi)<br>
-; SSE42-NEXT: andb $1, %bl<br>
+; SSE42-NEXT: andl $1, %ebx<br>
; SSE42-NEXT: movb %bl, (%rdi)<br>
-; SSE42-NEXT: andb $1, %bpl<br>
-; SSE42-NEXT: movb %bpl, (%rdi)<br>
-; SSE42-NEXT: andb $1, %al<br>
-; SSE42-NEXT: movb %al, (%rdi)<br>
-; SSE42-NEXT: andb $1, %cl<br>
+; SSE42-NEXT: andl $1, %r11d<br>
+; SSE42-NEXT: movb %r11b, (%rdi)<br>
+; SSE42-NEXT: andl $1, %ecx<br>
; SSE42-NEXT: movb %cl, (%rdi)<br>
-; SSE42-NEXT: andb $1, %dl<br>
+; SSE42-NEXT: andl $1, %r9d<br>
+; SSE42-NEXT: movb %r9b, (%rdi)<br>
+; SSE42-NEXT: andl $1, %edx<br>
; SSE42-NEXT: movb %dl, (%rdi)<br>
-; SSE42-NEXT: andb $1, %sil<br>
+; SSE42-NEXT: andl $1, %r10d<br>
+; SSE42-NEXT: movb %r10b, (%rdi)<br>
+; SSE42-NEXT: andl $1, %esi<br>
; SSE42-NEXT: movb %sil, (%rdi)<br>
+; SSE42-NEXT: andl $1, %r13d<br>
+; SSE42-NEXT: movb %r13b, (%rdi)<br>
+; SSE42-NEXT: andl $1, %eax<br>
+; SSE42-NEXT: movb %al, (%rdi)<br>
+; SSE42-NEXT: andl $1, %r8d<br>
+; SSE42-NEXT: movb %r8b, (%rdi)<br>
+; SSE42-NEXT: andl $1, %r14d<br>
+; SSE42-NEXT: movb %r14b, (%rdi)<br>
; SSE42-NEXT: movq %rdi, %rax<br>
; SSE42-NEXT: popq %rbx<br>
; SSE42-NEXT: popq %r12<br>
@@ -6327,139 +6317,125 @@ define <32 x i1> @test_cmp_v32i64(<32 x<br>
;<br>
; SSE42-LABEL: test_cmp_v32i64:<br>
; SSE42: # %bb.0:<br>
-; SSE42-NEXT: movdqa {{[0-9]+}}(%rsp), %xmm8<br>
+; SSE42-NEXT: movdqa {{[0-9]+}}(%rsp), %xmm15<br>
+; SSE42-NEXT: movdqa {{[0-9]+}}(%rsp), %xmm14<br>
+; SSE42-NEXT: movdqa {{[0-9]+}}(%rsp), %xmm13<br>
+; SSE42-NEXT: movdqa {{[0-9]+}}(%rsp), %xmm12<br>
; SSE42-NEXT: movdqa {{[0-9]+}}(%rsp), %xmm11<br>
; SSE42-NEXT: movdqa {{[0-9]+}}(%rsp), %xmm10<br>
-; SSE42-NEXT: movdqa {{[0-9]+}}(%rsp), %xmm12<br>
; SSE42-NEXT: movdqa {{[0-9]+}}(%rsp), %xmm9<br>
-; SSE42-NEXT: movdqa {{[0-9]+}}(%rsp), %xmm14<br>
-; SSE42-NEXT: movdqa {{[0-9]+}}(%rsp), %xmm13<br>
-; SSE42-NEXT: movdqa {{[0-9]+}}(%rsp), %xmm15<br>
-; SSE42-NEXT: pcmpgtq {{[0-9]+}}(%rsp), %xmm7<br>
-; SSE42-NEXT: pcmpgtq {{[0-9]+}}(%rsp), %xmm6<br>
-; SSE42-NEXT: shufps {{.*#+}} xmm6 = xmm6[0,2],xmm7[0,2]<br>
-; SSE42-NEXT: pcmpgtq {{[0-9]+}}(%rsp), %xmm5<br>
-; SSE42-NEXT: pcmpgtq {{[0-9]+}}(%rsp), %xmm4<br>
-; SSE42-NEXT: shufps {{.*#+}} xmm4 = xmm4[0,2],xmm5[0,2]<br>
-; SSE42-NEXT: packssdw %xmm6, %xmm4<br>
-; SSE42-NEXT: pcmpgtq {{[0-9]+}}(%rsp), %xmm3<br>
-; SSE42-NEXT: pcmpgtq {{[0-9]+}}(%rsp), %xmm2<br>
-; SSE42-NEXT: shufps {{.*#+}} xmm2 = xmm2[0,2],xmm3[0,2]<br>
-; SSE42-NEXT: pcmpgtq {{[0-9]+}}(%rsp), %xmm1<br>
+; SSE42-NEXT: movdqa {{[0-9]+}}(%rsp), %xmm8<br>
; SSE42-NEXT: pcmpgtq {{[0-9]+}}(%rsp), %xmm0<br>
-; SSE42-NEXT: shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[0,2]<br>
-; SSE42-NEXT: packssdw %xmm2, %xmm0<br>
-; SSE42-NEXT: packsswb %xmm4, %xmm0<br>
-; SSE42-NEXT: pcmpgtq {{[0-9]+}}(%rsp), %xmm15<br>
-; SSE42-NEXT: pcmpgtq {{[0-9]+}}(%rsp), %xmm13<br>
-; SSE42-NEXT: shufps {{.*#+}} xmm13 = xmm13[0,2],xmm15[0,2]<br>
-; SSE42-NEXT: pcmpgtq {{[0-9]+}}(%rsp), %xmm14<br>
+; SSE42-NEXT: pcmpgtq {{[0-9]+}}(%rsp), %xmm1<br>
+; SSE42-NEXT: pcmpgtq {{[0-9]+}}(%rsp), %xmm2<br>
+; SSE42-NEXT: pcmpgtq {{[0-9]+}}(%rsp), %xmm3<br>
+; SSE42-NEXT: pcmpgtq {{[0-9]+}}(%rsp), %xmm4<br>
+; SSE42-NEXT: pcmpgtq {{[0-9]+}}(%rsp), %xmm5<br>
+; SSE42-NEXT: pcmpgtq {{[0-9]+}}(%rsp), %xmm6<br>
+; SSE42-NEXT: pcmpgtq {{[0-9]+}}(%rsp), %xmm7<br>
+; SSE42-NEXT: pcmpgtq {{[0-9]+}}(%rsp), %xmm8<br>
; SSE42-NEXT: pcmpgtq {{[0-9]+}}(%rsp), %xmm9<br>
-; SSE42-NEXT: shufps {{.*#+}} xmm9 = xmm9[0,2],xmm14[0,2]<br>
-; SSE42-NEXT: packssdw %xmm13, %xmm9<br>
-; SSE42-NEXT: pcmpgtq {{[0-9]+}}(%rsp), %xmm12<br>
; SSE42-NEXT: pcmpgtq {{[0-9]+}}(%rsp), %xmm10<br>
-; SSE42-NEXT: shufps {{.*#+}} xmm10 = xmm10[0,2],xmm12[0,2]<br>
; SSE42-NEXT: pcmpgtq {{[0-9]+}}(%rsp), %xmm11<br>
-; SSE42-NEXT: pcmpgtq {{[0-9]+}}(%rsp), %xmm8<br>
-; SSE42-NEXT: shufps {{.*#+}} xmm8 = xmm8[0,2],xmm11[0,2]<br>
-; SSE42-NEXT: packssdw %xmm10, %xmm8<br>
-; SSE42-NEXT: packsswb %xmm9, %xmm8<br>
-; SSE42-NEXT: pextrb $15, %xmm8, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: pcmpgtq {{[0-9]+}}(%rsp), %xmm12<br>
+; SSE42-NEXT: pcmpgtq {{[0-9]+}}(%rsp), %xmm13<br>
+; SSE42-NEXT: pcmpgtq {{[0-9]+}}(%rsp), %xmm14<br>
+; SSE42-NEXT: pcmpgtq {{[0-9]+}}(%rsp), %xmm15<br>
+; SSE42-NEXT: pextrb $8, %xmm15, %eax<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
-; SSE42-NEXT: pextrb $14, %xmm8, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: pextrb $0, %xmm15, %eax<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
-; SSE42-NEXT: pextrb $13, %xmm8, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: pextrb $8, %xmm14, %eax<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
-; SSE42-NEXT: pextrb $12, %xmm8, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: pextrb $0, %xmm14, %eax<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
-; SSE42-NEXT: pextrb $11, %xmm8, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: pextrb $8, %xmm13, %eax<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
-; SSE42-NEXT: pextrb $10, %xmm8, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: pextrb $0, %xmm13, %eax<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
-; SSE42-NEXT: pextrb $9, %xmm8, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: pextrb $8, %xmm12, %eax<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
-; SSE42-NEXT: pextrb $8, %xmm8, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: pextrb $0, %xmm12, %eax<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
-; SSE42-NEXT: pextrb $7, %xmm8, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: pextrb $8, %xmm11, %eax<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
-; SSE42-NEXT: pextrb $6, %xmm8, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: pextrb $0, %xmm11, %eax<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
-; SSE42-NEXT: pextrb $5, %xmm8, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: pextrb $8, %xmm10, %eax<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
-; SSE42-NEXT: pextrb $4, %xmm8, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: pextrb $0, %xmm10, %eax<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
-; SSE42-NEXT: pextrb $3, %xmm8, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: pextrb $8, %xmm9, %eax<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
-; SSE42-NEXT: pextrb $2, %xmm8, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: pextrb $0, %xmm9, %eax<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
-; SSE42-NEXT: pextrb $1, %xmm8, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: pextrb $8, %xmm8, %eax<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
; SSE42-NEXT: pextrb $0, %xmm8, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, 2(%rdi)<br>
-; SSE42-NEXT: pextrb $15, %xmm0, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: pextrb $8, %xmm7, %eax<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
-; SSE42-NEXT: pextrb $14, %xmm0, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: pextrb $0, %xmm7, %eax<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
-; SSE42-NEXT: pextrb $13, %xmm0, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: pextrb $8, %xmm6, %eax<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
-; SSE42-NEXT: pextrb $12, %xmm0, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: pextrb $0, %xmm6, %eax<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
-; SSE42-NEXT: pextrb $11, %xmm0, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: pextrb $8, %xmm5, %eax<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
-; SSE42-NEXT: pextrb $10, %xmm0, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: pextrb $0, %xmm5, %eax<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
-; SSE42-NEXT: pextrb $9, %xmm0, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: pextrb $8, %xmm4, %eax<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
-; SSE42-NEXT: pextrb $8, %xmm0, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: pextrb $0, %xmm4, %eax<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
-; SSE42-NEXT: pextrb $7, %xmm0, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: pextrb $8, %xmm3, %eax<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
-; SSE42-NEXT: pextrb $6, %xmm0, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: pextrb $0, %xmm3, %eax<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
-; SSE42-NEXT: pextrb $5, %xmm0, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: pextrb $8, %xmm2, %eax<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
-; SSE42-NEXT: pextrb $4, %xmm0, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: pextrb $0, %xmm2, %eax<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
-; SSE42-NEXT: pextrb $3, %xmm0, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: pextrb $8, %xmm1, %eax<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
-; SSE42-NEXT: pextrb $2, %xmm0, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: pextrb $0, %xmm1, %eax<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
-; SSE42-NEXT: pextrb $1, %xmm0, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: pextrb $8, %xmm0, %eax<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: pextrb $0, %xmm0, %eax<br>
-; SSE42-NEXT: andb $1, %al<br>
+; SSE42-NEXT: andl $1, %eax<br>
; SSE42-NEXT: movb %al, (%rdi)<br>
; SSE42-NEXT: movq %rdi, %rax<br>
; SSE42-NEXT: retq<br>
<br>
Modified: llvm/trunk/test/CodeGen/X86/vector-sext.ll<br>
URL: <a href="http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/X86/vector-sext.ll?rev=322279&r1=322278&r2=322279&view=diff" rel="noreferrer" target="_blank">http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/X86/vector-sext.ll?rev=322279&r1=322278&r2=322279&view=diff</a><br>
==============================================================================<br>
--- llvm/trunk/test/CodeGen/X86/vector-sext.ll (original)<br>
+++ llvm/trunk/test/CodeGen/X86/vector-sext.ll Thu Jan 11 06:25:18 2018<br>
@@ -449,7 +449,7 @@ define <4 x i64> @sext_16i8_to_4i64(<16<br>
; SSSE3-NEXT: psrad $31, %xmm2<br>
; SSSE3-NEXT: psrad $24, %xmm0<br>
; SSSE3-NEXT: punpckldq {{.*#+}} xmm0 = xmm0[0],xmm2[0],xmm0[1],xmm2[1]<br>
-; SSSE3-NEXT: pshufb {{.*#+}} xmm1 = xmm1[u,u,u,2,u,u,u,3,u,u,u],zero,xmm1[u,u,u],zero<br>
+; SSSE3-NEXT: pshufb {{.*#+}} xmm1 = xmm1[u,u,u,2,u,u,u,3,u,u,u,u,u,u,u,u]<br>
; SSSE3-NEXT: movdqa %xmm1, %xmm2<br>
; SSSE3-NEXT: psrad $31, %xmm2<br>
; SSSE3-NEXT: psrad $24, %xmm1<br>
@@ -530,7 +530,7 @@ define <8 x i64> @sext_16i8_to_8i64(<16<br>
;<br>
; SSSE3-LABEL: sext_16i8_to_8i64:<br>
; SSSE3: # %bb.0: # %entry<br>
-; SSSE3-NEXT: movdqa {{.*#+}} xmm2 = <u,u,u,2,u,u,u,3,u,u,u,255,u,u,u,255><br>
+; SSSE3-NEXT: movdqa {{.*#+}} xmm2 = <u,u,u,2,u,u,u,3,u,u,u,u,u,u,u,u><br>
; SSSE3-NEXT: punpcklbw {{.*#+}} xmm4 = xmm4[0],xmm0[0],xmm4[1],xmm0[1],xmm4[2],xmm0[2],xmm4[3],xmm0[3],xmm4[4],xmm0[4],xmm4[5],xmm0[5],xmm4[6],xmm0[6],xmm4[7],xmm0[7]<br>
; SSSE3-NEXT: pshufd {{.*#+}} xmm3 = xmm0[1,1,2,3]<br>
; SSSE3-NEXT: movdqa %xmm0, %xmm1<br>
@@ -836,8 +836,7 @@ define <4 x i64> @sext_8i16_to_4i64(<8 x<br>
; SSE2-NEXT: psrad $31, %xmm1<br>
; SSE2-NEXT: psrad $16, %xmm2<br>
; SSE2-NEXT: punpckldq {{.*#+}} xmm2 = xmm2[0],xmm1[0],xmm2[1],xmm1[1]<br>
-; SSE2-NEXT: pshufd {{.*#+}} xmm0 = xmm0[1,1,2,3]<br>
-; SSE2-NEXT: punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]<br>
+; SSE2-NEXT: pshuflw {{.*#+}} xmm1 = xmm0[0,2,2,3,4,5,6,7]<br>
; SSE2-NEXT: movdqa %xmm1, %xmm0<br>
; SSE2-NEXT: psrad $31, %xmm0<br>
; SSE2-NEXT: psrad $16, %xmm1<br>
@@ -852,8 +851,7 @@ define <4 x i64> @sext_8i16_to_4i64(<8 x<br>
; SSSE3-NEXT: psrad $31, %xmm1<br>
; SSSE3-NEXT: psrad $16, %xmm2<br>
; SSSE3-NEXT: punpckldq {{.*#+}} xmm2 = xmm2[0],xmm1[0],xmm2[1],xmm1[1]<br>
-; SSSE3-NEXT: pshufd {{.*#+}} xmm0 = xmm0[1,1,2,3]<br>
-; SSSE3-NEXT: punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]<br>
+; SSSE3-NEXT: pshuflw {{.*#+}} xmm1 = xmm0[0,2,2,3,4,5,6,7]<br>
; SSSE3-NEXT: movdqa %xmm1, %xmm0<br>
; SSSE3-NEXT: psrad $31, %xmm0<br>
; SSSE3-NEXT: psrad $16, %xmm1<br>
@@ -913,14 +911,13 @@ define <8 x i64> @sext_8i16_to_8i64(<8 x<br>
; SSE2-NEXT: psrad $31, %xmm1<br>
; SSE2-NEXT: psrad $16, %xmm2<br>
; SSE2-NEXT: punpckldq {{.*#+}} xmm2 = xmm2[0],xmm1[0],xmm2[1],xmm1[1]<br>
-; SSE2-NEXT: pshufd {{.*#+}} xmm1 = xmm0[1,1,2,3]<br>
-; SSE2-NEXT: punpcklwd {{.*#+}} xmm1 = xmm1[0,0,1,1,2,2,3,3]<br>
+; SSE2-NEXT: pshuflw {{.*#+}} xmm1 = xmm0[0,2,2,3,4,5,6,7]<br>
; SSE2-NEXT: movdqa %xmm1, %xmm3<br>
; SSE2-NEXT: psrad $31, %xmm3<br>
; SSE2-NEXT: psrad $16, %xmm1<br>
; SSE2-NEXT: punpckldq {{.*#+}} xmm1 = xmm1[0],xmm3[0],xmm1[1],xmm3[1]<br>
-; SSE2-NEXT: pshufd {{.*#+}} xmm0 = xmm0[3,1,2,3]<br>
-; SSE2-NEXT: punpcklwd {{.*#+}} xmm3 = xmm3[0],xmm0[0],xmm3[1],xmm0[1],xmm3[2],xmm0[2],xmm3[3],xmm0[3]<br>
+; SSE2-NEXT: pshufd {{.*#+}} xmm0 = xmm0[2,3,0,1]<br>
+; SSE2-NEXT: pshuflw {{.*#+}} xmm3 = xmm0[0,2,2,3,4,5,6,7]<br>
; SSE2-NEXT: movdqa %xmm3, %xmm0<br>
; SSE2-NEXT: psrad $31, %xmm0<br>
; SSE2-NEXT: psrad $16, %xmm3<br>
@@ -940,14 +937,13 @@ define <8 x i64> @sext_8i16_to_8i64(<8 x<br>
; SSSE3-NEXT: psrad $31, %xmm1<br>
; SSSE3-NEXT: psrad $16, %xmm2<br>
; SSSE3-NEXT: punpckldq {{.*#+}} xmm2 = xmm2[0],xmm1[0],xmm2[1],xmm1[1]<br>
-; SSSE3-NEXT: pshufd {{.*#+}} xmm1 = xmm0[1,1,2,3]<br>
-; SSSE3-NEXT: punpcklwd {{.*#+}} xmm1 = xmm1[0,0,1,1,2,2,3,3]<br>
+; SSSE3-NEXT: pshuflw {{.*#+}} xmm1 = xmm0[0,2,2,3,4,5,6,7]<br>
; SSSE3-NEXT: movdqa %xmm1, %xmm3<br>
; SSSE3-NEXT: psrad $31, %xmm3<br>
; SSSE3-NEXT: psrad $16, %xmm1<br>
; SSSE3-NEXT: punpckldq {{.*#+}} xmm1 = xmm1[0],xmm3[0],xmm1[1],xmm3[1]<br>
-; SSSE3-NEXT: pshufd {{.*#+}} xmm0 = xmm0[3,1,2,3]<br>
-; SSSE3-NEXT: punpcklwd {{.*#+}} xmm3 = xmm3[0],xmm0[0],xmm3[1],xmm0[1],xmm3[2],xmm0[2],xmm3[3],xmm0[3]<br>
+; SSSE3-NEXT: pshufd {{.*#+}} xmm0 = xmm0[2,3,0,1]<br>
+; SSSE3-NEXT: pshuflw {{.*#+}} xmm3 = xmm0[0,2,2,3,4,5,6,7]<br>
; SSSE3-NEXT: movdqa %xmm3, %xmm0<br>
; SSSE3-NEXT: psrad $31, %xmm0<br>
; SSSE3-NEXT: psrad $16, %xmm3<br>
@@ -1295,8 +1291,7 @@ define <2 x i64> @load_sext_2i8_to_2i64(<br>
; SSSE3: # %bb.0: # %entry<br>
; SSSE3-NEXT: movzwl (%rdi), %eax<br>
; SSSE3-NEXT: movd %eax, %xmm0<br>
-; SSSE3-NEXT: punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]<br>
-; SSSE3-NEXT: punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]<br>
+; SSSE3-NEXT: pshufb {{.*#+}} xmm0 = xmm0[u,u,u,0,u,u,u,1,u,u,u,u,u,u,u,u]<br>
; SSSE3-NEXT: movdqa %xmm0, %xmm1<br>
; SSSE3-NEXT: psrad $31, %xmm1<br>
; SSSE3-NEXT: psrad $24, %xmm0<br>
@@ -5070,8 +5065,7 @@ define <2 x i32> @sext_2i8_to_2i32(<2 x<br>
; SSSE3: # %bb.0:<br>
; SSSE3-NEXT: movzwl (%rdi), %eax<br>
; SSSE3-NEXT: movd %eax, %xmm0<br>
-; SSSE3-NEXT: punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]<br>
-; SSSE3-NEXT: punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]<br>
+; SSSE3-NEXT: pshufb {{.*#+}} xmm0 = xmm0[u,u,u,0,u,u,u,1,u,u,u,u,u,u,u,u]<br>
; SSSE3-NEXT: psrad $24, %xmm0<br>
; SSSE3-NEXT: pshufd {{.*#+}} xmm0 = xmm0[0,1,1,3]<br>
; SSSE3-NEXT: paddq %xmm0, %xmm0<br>
<br>
Modified: llvm/trunk/test/CodeGen/X86/widen_load-2.ll<br>
URL: <a href="http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/X86/widen_load-2.ll?rev=322279&r1=322278&r2=322279&view=diff" rel="noreferrer" target="_blank">http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/X86/widen_load-2.ll?rev=322279&r1=322278&r2=322279&view=diff</a><br>
==============================================================================<br>
--- llvm/trunk/test/CodeGen/X86/widen_load-2.ll (original)<br>
+++ llvm/trunk/test/CodeGen/X86/widen_load-2.ll Thu Jan 11 06:25:18 2018<br>
@@ -368,12 +368,10 @@ define void @rot(%i8vec3pack* nocapture<br>
; X86-NEXT: movl {{[0-9]+}}(%esp), %eax<br>
; X86-NEXT: movl {{[0-9]+}}(%esp), %ecx<br>
; X86-NEXT: movl {{[0-9]+}}(%esp), %edx<br>
-; X86-NEXT: movdqa {{.*#+}} xmm0 = [40606,0,158,0]<br>
-; X86-NEXT: pextrw $0, %xmm0, (%edx)<br>
; X86-NEXT: movb $-98, 2(%edx)<br>
-; X86-NEXT: movdqa {{.*#+}} xmm0 = [257,0,1,0]<br>
-; X86-NEXT: pextrw $0, %xmm0, (%ecx)<br>
+; X86-NEXT: movw $-24930, (%edx) # imm = 0x9E9E<br>
; X86-NEXT: movb $1, 2(%ecx)<br>
+; X86-NEXT: movw $257, (%ecx) # imm = 0x101<br>
; X86-NEXT: pmovzxbd {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero<br>
; X86-NEXT: movdqa %xmm0, %xmm1<br>
; X86-NEXT: psrld $1, %xmm1<br>
@@ -386,12 +384,10 @@ define void @rot(%i8vec3pack* nocapture<br>
;<br>
; X64-LABEL: rot:<br>
; X64: # %bb.0: # %entry<br>
-; X64-NEXT: movdqa {{.*#+}} xmm0 = [40606,158]<br>
-; X64-NEXT: pextrw $0, %xmm0, (%rsi)<br>
; X64-NEXT: movb $-98, 2(%rsi)<br>
-; X64-NEXT: movdqa {{.*#+}} xmm0 = [257,1]<br>
-; X64-NEXT: pextrw $0, %xmm0, (%rdx)<br>
+; X64-NEXT: movw $-24930, (%rsi) # imm = 0x9E9E<br>
; X64-NEXT: movb $1, 2(%rdx)<br>
+; X64-NEXT: movw $257, (%rdx) # imm = 0x101<br>
; X64-NEXT: pmovzxbd {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero<br>
; X64-NEXT: movdqa %xmm0, %xmm1<br>
; X64-NEXT: psrld $1, %xmm1<br>
<br>
<br>
_______________________________________________<br>
llvm-commits mailing list<br>
<a href="mailto:llvm-commits@lists.llvm.org" target="_blank">llvm-commits@lists.llvm.org</a><br>
<a href="http://lists.llvm.org/cgi-bin/mailman/listinfo/llvm-commits" rel="noreferrer" target="_blank">http://lists.llvm.org/cgi-bin/mailman/listinfo/llvm-commits</a><br>
</blockquote></div>