<div dir="ltr">Many thanks Nakamura-san, this fixed one of our bots. :)</div><div class="gmail_extra"><br><div class="gmail_quote">On Wed, Sep 13, 2017 at 5:03 PM, NAKAMURA Takumi via llvm-commits <span dir="ltr"><<a href="mailto:llvm-commits@lists.llvm.org" target="_blank">llvm-commits@lists.llvm.org</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">Author: chapuni<br>
Date: Wed Sep 13 17:03:23 2017<br>
New Revision: 313218<br>
<br>
URL: <a href="http://llvm.org/viewvc/llvm-project?rev=313218&view=rev" rel="noreferrer" target="_blank">http://llvm.org/viewvc/llvm-<wbr>project?rev=313218&view=rev</a><br>
Log:<br>
Move llvm/test/CodeGen/X86/clear-<wbr>liverange-spillreg.mir to SystemZ. It was in wrong place.<br>
<br>
Added:<br>
    llvm/trunk/test/CodeGen/<wbr>SystemZ/clear-liverange-<wbr>spillreg.mir<br>
      - copied, changed from r313217, llvm/trunk/test/CodeGen/X86/<wbr>clear-liverange-spillreg.mir<br>
Removed:<br>
    llvm/trunk/test/CodeGen/X86/<wbr>clear-liverange-spillreg.mir<br>
<br>
Copied: llvm/trunk/test/CodeGen/<wbr>SystemZ/clear-liverange-<wbr>spillreg.mir (from r313217, llvm/trunk/test/CodeGen/X86/<wbr>clear-liverange-spillreg.mir)<br>
URL: <a href="http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/SystemZ/clear-liverange-spillreg.mir?p2=llvm/trunk/test/CodeGen/SystemZ/clear-liverange-spillreg.mir&p1=llvm/trunk/test/CodeGen/X86/clear-liverange-spillreg.mir&r1=313217&r2=313218&rev=313218&view=diff" rel="noreferrer" target="_blank">http://llvm.org/viewvc/llvm-<wbr>project/llvm/trunk/test/<wbr>CodeGen/SystemZ/clear-<wbr>liverange-spillreg.mir?p2=<wbr>llvm/trunk/test/CodeGen/<wbr>SystemZ/clear-liverange-<wbr>spillreg.mir&p1=llvm/trunk/<wbr>test/CodeGen/X86/clear-<wbr>liverange-spillreg.mir&r1=<wbr>313217&r2=313218&rev=313218&<wbr>view=diff</a><br>
==============================<wbr>==============================<wbr>==================<br>
    (empty)<br>
<br>
Removed: llvm/trunk/test/CodeGen/X86/<wbr>clear-liverange-spillreg.mir<br>
URL: <a href="http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/X86/clear-liverange-spillreg.mir?rev=313217&view=auto" rel="noreferrer" target="_blank">http://llvm.org/viewvc/llvm-<wbr>project/llvm/trunk/test/<wbr>CodeGen/X86/clear-liverange-<wbr>spillreg.mir?rev=313217&view=<wbr>auto</a><br>
==============================<wbr>==============================<wbr>==================<br>
--- llvm/trunk/test/CodeGen/X86/<wbr>clear-liverange-spillreg.mir (original)<br>
+++ llvm/trunk/test/CodeGen/X86/<wbr>clear-liverange-spillreg.mir (removed)<br>
@@ -1,526 +0,0 @@<br>
-#RUN: llc -o - %s -mtriple=s390x-ibm-linux -run-pass=greedy<br>
-#PR34502. Check HoistSpill works properly after the live range of spilled<br>
-#virtual register is cleared.<br>
---- |<br>
-  ; ModuleID = 'hoistspills_crash.ll'<br>
-  source_filename = "bugpoint-output-07170c2.bc"<br>
-  target datalayout = "E-m:e-i1:8:16-i8:8:16-i64:64-<wbr>f128:64-v128:64-a:8:16-n32:64"<br>
-  target triple = "s390x-ibm-linux"<br>
-<br>
-  @best8x8mode = external local_unnamed_addr global [4 x i16], align 2<br>
-  @best8x8fwref = external local_unnamed_addr global [15 x [4 x i16]], align 2<br>
-  @rec_mbY8x8 = external local_unnamed_addr global [16 x [16 x i16]], align 2<br>
-  @bi_pred_me = external local_unnamed_addr global i32, align 4<br>
-<br>
-  declare signext i32 @Get_Direct_Cost8x8(i32 signext, i32*) local_unnamed_addr #0<br>
-  declare void @store_coding_state(i32*) local_unnamed_addr #0<br>
-  declare void @reset_coding_state(i32*) local_unnamed_addr #0<br>
-  declare void @SetRefAndMotionVectors(i32 signext, i32 signext, i32 signext, i32 signext, i32 signext) local_unnamed_addr #2<br>
-  declare signext i32 @Get_Direct_CostMB(double) local_unnamed_addr #0<br>
-  declare void @SetModesAndRefframeForBlocks(<wbr>i32 signext) local_unnamed_addr #1<br>
-<br>
-  define void @encode_one_macroblock() { ret void }<br>
----<br>
-name:            encode_one_macroblock<br>
-alignment:       2<br>
-tracksRegLiveness: true<br>
-registers:<br>
-  - { id: 0, class: addr64bit }<br>
-  - { id: 1, class: addr64bit }<br>
-  - { id: 2, class: grx32bit }<br>
-  - { id: 3, class: grx32bit }<br>
-  - { id: 4, class: gr32bit }<br>
-  - { id: 5, class: gr32bit }<br>
-  - { id: 6, class: addr64bit }<br>
-  - { id: 7, class: addr64bit }<br>
-  - { id: 8, class: gr64bit }<br>
-  - { id: 9, class: grx32bit }<br>
-  - { id: 10, class: gr32bit }<br>
-  - { id: 11, class: grx32bit }<br>
-  - { id: 12, class: gr32bit }<br>
-  - { id: 13, class: grx32bit }<br>
-  - { id: 14, class: gr32bit }<br>
-  - { id: 15, class: grx32bit }<br>
-  - { id: 16, class: grx32bit }<br>
-  - { id: 17, class: gr32bit }<br>
-  - { id: 18, class: gr32bit }<br>
-  - { id: 19, class: gr64bit }<br>
-  - { id: 20, class: grx32bit }<br>
-  - { id: 21, class: grx32bit }<br>
-  - { id: 22, class: addr64bit }<br>
-  - { id: 23, class: grx32bit }<br>
-  - { id: 24, class: grx32bit }<br>
-  - { id: 25, class: grx32bit }<br>
-  - { id: 26, class: grx32bit }<br>
-  - { id: 27, class: grx32bit }<br>
-  - { id: 28, class: grx32bit }<br>
-  - { id: 29, class: grx32bit }<br>
-  - { id: 30, class: grx32bit }<br>
-  - { id: 31, class: grx32bit }<br>
-  - { id: 32, class: grx32bit }<br>
-  - { id: 33, class: grx32bit }<br>
-  - { id: 34, class: grx32bit }<br>
-  - { id: 35, class: grx32bit }<br>
-  - { id: 36, class: grx32bit }<br>
-  - { id: 37, class: gr64bit }<br>
-  - { id: 38, class: gr32bit }<br>
-  - { id: 39, class: grx32bit }<br>
-  - { id: 40, class: addr64bit }<br>
-  - { id: 41, class: addr64bit }<br>
-  - { id: 42, class: gr64bit }<br>
-  - { id: 43, class: gr32bit }<br>
-  - { id: 44, class: gr32bit }<br>
-  - { id: 45, class: gr32bit }<br>
-  - { id: 46, class: gr32bit }<br>
-  - { id: 47, class: gr32bit }<br>
-  - { id: 48, class: grx32bit }<br>
-  - { id: 49, class: gr64bit }<br>
-  - { id: 50, class: gr64bit }<br>
-  - { id: 51, class: gr64bit }<br>
-  - { id: 52, class: gr32bit }<br>
-  - { id: 53, class: gr32bit }<br>
-  - { id: 54, class: grx32bit }<br>
-  - { id: 55, class: gr32bit }<br>
-  - { id: 56, class: grx32bit }<br>
-  - { id: 57, class: grx32bit }<br>
-  - { id: 58, class: gr64bit }<br>
-  - { id: 59, class: gr64bit }<br>
-  - { id: 60, class: gr32bit }<br>
-  - { id: 61, class: grx32bit }<br>
-  - { id: 62, class: addr64bit }<br>
-  - { id: 63, class: addr64bit }<br>
-  - { id: 64, class: addr64bit }<br>
-  - { id: 65, class: addr64bit }<br>
-  - { id: 66, class: addr64bit }<br>
-  - { id: 67, class: addr64bit }<br>
-  - { id: 68, class: addr64bit }<br>
-  - { id: 69, class: addr64bit }<br>
-  - { id: 70, class: addr64bit }<br>
-  - { id: 71, class: gr64bit }<br>
-  - { id: 72, class: addr64bit }<br>
-  - { id: 73, class: grx32bit }<br>
-  - { id: 74, class: gr64bit }<br>
-  - { id: 75, class: addr64bit }<br>
-  - { id: 76, class: addr64bit }<br>
-  - { id: 77, class: addr64bit }<br>
-  - { id: 78, class: addr64bit }<br>
-  - { id: 79, class: gr32bit }<br>
-  - { id: 80, class: grx32bit }<br>
-  - { id: 81, class: gr64bit }<br>
-  - { id: 82, class: addr64bit }<br>
-  - { id: 83, class: grx32bit }<br>
-  - { id: 84, class: addr64bit }<br>
-  - { id: 85, class: addr64bit }<br>
-  - { id: 86, class: addr64bit }<br>
-  - { id: 87, class: grx32bit }<br>
-  - { id: 88, class: addr64bit }<br>
-  - { id: 89, class: addr64bit }<br>
-  - { id: 90, class: gr64bit }<br>
-  - { id: 91, class: addr64bit }<br>
-  - { id: 92, class: addr64bit }<br>
-  - { id: 93, class: addr64bit }<br>
-  - { id: 94, class: addr64bit }<br>
-  - { id: 95, class: addr64bit }<br>
-  - { id: 96, class: addr64bit }<br>
-  - { id: 97, class: addr64bit }<br>
-  - { id: 98, class: gr64bit }<br>
-  - { id: 99, class: gr64bit }<br>
-  - { id: 100, class: addr64bit }<br>
-  - { id: 101, class: gr64bit }<br>
-  - { id: 102, class: gr64bit }<br>
-  - { id: 103, class: gr64bit }<br>
-  - { id: 104, class: gr64bit }<br>
-  - { id: 105, class: addr64bit }<br>
-  - { id: 106, class: grx32bit }<br>
-  - { id: 107, class: grx32bit }<br>
-  - { id: 108, class: vr64bit }<br>
-  - { id: 109, class: gr64bit }<br>
-  - { id: 110, class: gr64bit }<br>
-  - { id: 111, class: grx32bit }<br>
-  - { id: 112, class: grx32bit }<br>
-  - { id: 113, class: fp64bit }<br>
-  - { id: 114, class: grx32bit }<br>
-  - { id: 115, class: fp64bit }<br>
-  - { id: 116, class: fp64bit }<br>
-  - { id: 117, class: addr64bit }<br>
-  - { id: 118, class: grx32bit }<br>
-  - { id: 119, class: grx32bit }<br>
-  - { id: 120, class: addr64bit }<br>
-  - { id: 121, class: grx32bit }<br>
-  - { id: 122, class: grx32bit }<br>
-  - { id: 123, class: gr32bit }<br>
-  - { id: 124, class: gr32bit }<br>
-  - { id: 125, class: gr32bit }<br>
-  - { id: 126, class: gr32bit }<br>
-  - { id: 127, class: gr32bit }<br>
-  - { id: 128, class: grx32bit }<br>
-  - { id: 129, class: grx32bit }<br>
-  - { id: 130, class: fp64bit }<br>
-frameInfo:<br>
-  hasCalls:        true<br>
-body:             |<br>
-  bb.0:<br>
-    successors: %bb.2(0x00000001), %bb.1(0x7fffffff)<br>
-<br>
-    CHIMux undef %20, 3, implicit-def %cc<br>
-    BRC 14, 8, %bb.2, implicit killed %cc<br>
-    J %bb.1<br>
-<br>
-  bb.1:<br>
-    successors: %bb.2(0x00000001), %bb.3(0x7fffffff)<br>
-<br>
-    CHIMux undef %21, 0, implicit-def %cc<br>
-    BRC 14, 6, %bb.3, implicit killed %cc<br>
-    J %bb.2<br>
-<br>
-  bb.2:<br>
-<br>
-  bb.3:<br>
-    successors: %bb.6(0x00000001), %bb.4(0x7fffffff)<br>
-<br>
-    CHIMux undef %23, 2, implicit-def %cc<br>
-    BRC 14, 8, %bb.6, implicit killed %cc<br>
-    J %bb.4<br>
-<br>
-  bb.4:<br>
-    successors: %bb.5(0x00000001), %bb.7(0x7fffffff)<br>
-<br>
-    CHIMux undef %24, 1, implicit-def %cc<br>
-    BRC 14, 6, %bb.7, implicit killed %cc<br>
-    J %bb.5<br>
-<br>
-  bb.5:<br>
-<br>
-  bb.6:<br>
-<br>
-  bb.7:<br>
-    successors: %bb.47(0x00000001), %bb.8(0x7fffffff)<br>
-<br>
-    CHIMux undef %25, 1, implicit-def %cc<br>
-    BRC 14, 8, %bb.47, implicit killed %cc<br>
-    J %bb.8<br>
-<br>
-  bb.8:<br>
-    successors: %bb.46(0x00000001), %bb.48(0x7fffffff)<br>
-<br>
-    CHIMux undef %26, 2, implicit-def %cc<br>
-    BRC 14, 8, %bb.46, implicit killed %cc<br>
-    J %bb.48<br>
-<br>
-  bb.9:<br>
-    successors: %bb.36(0x00000001), %bb.10(0x7fffffff)<br>
-<br>
-    CHIMux undef %31, 1, implicit-def %cc<br>
-    BRC 14, 8, %bb.36, implicit killed %cc<br>
-    J %bb.10<br>
-<br>
-  bb.10:<br>
-    successors: %bb.35(0x00000001), %bb.37(0x7fffffff)<br>
-<br>
-    CHIMux undef %32, 2, implicit-def %cc<br>
-    BRC 14, 8, %bb.35, implicit killed %cc<br>
-    J %bb.37<br>
-<br>
-  bb.11:<br>
-    %4 = COPY %60<br>
-    %6 = SLLG %120, _, 1<br>
-    %7 = LA %6, 64, %41<br>
-    %6 = AGR %6, %42, implicit-def dead %cc<br>
-    %45 = SRLK %120.subreg_l32, _, 31<br>
-    %45 = AR %45, %120.subreg_l32, implicit-def dead %cc<br>
-    %45 = NIFMux %45, 536870910, implicit-def dead %cc<br>
-    %47 = SRK %120.subreg_l32, %45, implicit-def dead %cc<br>
-    %47 = SLL %47, _, 3<br>
-    %81 = LGFR %47<br>
-<br>
-  bb.12:<br>
-    successors: %bb.56, %bb.13<br>
-<br>
-    CHIMux %38, 0, implicit-def %cc<br>
-    BRC 14, 8, %bb.13, implicit killed %cc<br>
-<br>
-  bb.56:<br>
-    J %bb.16<br>
-<br>
-  bb.13:<br>
-    successors: %bb.14(0x7fffffff), %bb.15(0x00000001)<br>
-<br>
-    ADJCALLSTACKDOWN 0, 0<br>
-    %49 = LGFR %120.subreg_l32<br>
-    %r2d = COPY %49<br>
-    CallBRASL @Get_Direct_Cost8x8, killed %r2d, undef %r3d, csr_systemz, implicit-def dead %r14d, implicit-def dead %cc, implicit-def %r2d<br>
-    ADJCALLSTACKUP 0, 0<br>
-    %51 = COPY killed %r2d<br>
-    MVHHI %7, 0, 0 :: (store 2)<br>
-    %12 = ARK %51.subreg_l32, %125, implicit-def dead %cc<br>
-    CFIMux %51.subreg_l32, 2147483647, implicit-def %cc<br>
-    %12 = LOCRMux %12, %126, 14, 8, implicit killed %cc<br>
-    CFIMux %125, 2147483647, implicit-def %cc<br>
-    %12 = LOCRMux %12, %126, 14, 8, implicit killed %cc<br>
-    CHIMux undef %56, 0, implicit-def %cc<br>
-    BRC 14, 6, %bb.15, implicit killed %cc<br>
-    J %bb.14<br>
-<br>
-  bb.14:<br>
-    %124 = AHIMux %124, 1, implicit-def dead %cc<br>
-    ADJCALLSTACKDOWN 0, 0<br>
-    CallBRASL @store_coding_state, undef %r2d, csr_systemz, implicit-def dead %r14d, implicit-def dead %cc<br>
-    ADJCALLSTACKUP 0, 0<br>
-    %125 = COPY %12<br>
-    J %bb.16<br>
-<br>
-  bb.15:<br>
-<br>
-  bb.16:<br>
-    successors: %bb.12(0x7c000000), %bb.17(0x04000000)<br>
-<br>
-    CLGFI undef %59, 4, implicit-def %cc<br>
-    BRC 14, 4, %bb.12, implicit killed %cc<br>
-    J %bb.17<br>
-<br>
-  bb.17:<br>
-    successors: %bb.18, %bb.19<br>
-<br>
-    MVHI %0, 332, 2 :: (store 4)<br>
-    %60 = COPY %126<br>
-    %60 = AR %60, %4, implicit-def dead %cc<br>
-    %18 = LHMux %6, 0, _ :: (load 2)<br>
-    CHIMux %38, 0, implicit-def %cc<br>
-    BRC 14, 6, %bb.19, implicit killed %cc<br>
-    J %bb.18<br>
-<br>
-  bb.18:<br>
-    %62 = SLLG %81, _, 1<br>
-    %64 = LA %62, 0, %63<br>
-    %65 = LG undef %66, 0, _ :: (load 8)<br>
-    %67 = LGF undef %68, 0, _ :: (load 4)<br>
-    MVC undef %69, 0, 2, %64, 0 :: (store 2), (load 2)<br>
-    %70 = COPY %81<br>
-    %70 = OILL64 %70, 3, implicit-def dead %cc<br>
-    %71 = LA %70, 2, _<br>
-    %72 = SLLG %71, _, 1<br>
-    %73 = LHMux %72, 0, %63 :: (load 2)<br>
-    %74 = LA %70, 2, %67<br>
-    %75 = SLLG %74, _, 1<br>
-    %76 = LG %65, 0, _ :: (load 8)<br>
-    STHMux %73, %76, 0, %75 :: (store 2)<br>
-    %77 = LG undef %78, 0, _ :: (load 8)<br>
-    %79 = LHRL @rec_mbY8x8 :: (load 2)<br>
-    STHMux %79, %77, 0, _ :: (store 2)<br>
-    %80 = LHMux %72, 0, %63 :: (load 2)<br>
-    STHMux %80, %77, 0, %75 :: (store 2)<br>
-    %81 = OILL64 %81, 7, implicit-def dead %cc<br>
-    %82 = SLLG %81, _, 1<br>
-    %83 = LHMux %82, 0, %63 :: (load 2)<br>
-    STHMux %83, %77, 0, _ :: (store 2)<br>
-    %84 = LA %62, 64, %63<br>
-    MVC undef %85, 0, 2, %84, 0 :: (store 2), (load 2)<br>
-    %86 = SLLG %70, _, 1<br>
-    %87 = LHMux %86, 64, %63 :: (load 2)<br>
-    %88 = SLLG %67, _, 3<br>
-    %89 = LG %65, 16, %88 :: (load 8)<br>
-    %90 = LA %70, 0, %67<br>
-    %91 = SLLG %90, _, 1<br>
-    STHMux %87, %89, 0, %91 :: (store 2)<br>
-    %92 = LA %72, 64, %63<br>
-    MVC undef %93, 0, 2, %92, 0 :: (store 2), (load 2)<br>
-    %94 = LA %86, 6, %63<br>
-    MVC undef %95, 0, 2, %94, 0 :: (store 2), (load 2)<br>
-    %96 = LA %82, 0, %63<br>
-    MVC undef %97, 0, 2, %96, 0 :: (store 2), (load 2)<br>
-<br>
-  bb.19:<br>
-    successors: %bb.20(0x04000000), %bb.11(0x7c000000)<br>
-<br>
-    %98 = LGH %7, 0, _ :: (load 2)<br>
-    %99 = LGH undef %100, 0, _ :: (load 2)<br>
-    ADJCALLSTACKDOWN 0, 0<br>
-    %101 = LGFR %120.subreg_l32<br>
-    %102 = LGFR %18<br>
-    %r2d = COPY %101<br>
-    %r3d = COPY %102<br>
-    %r4d = LGHI 0<br>
-    %r5d = COPY %98<br>
-    %r6d = COPY %99<br>
-    CallBRASL @SetRefAndMotionVectors, killed %r2d, killed %r3d, killed %r4d, killed %r5d, killed %r6d, csr_systemz, implicit-def dead %r14d, implicit-def dead %cc<br>
-    ADJCALLSTACKUP 0, 0<br>
-    ADJCALLSTACKDOWN 0, 0<br>
-    CallBRASL @reset_coding_state, undef %r2d, csr_systemz, implicit-def dead %r14d, implicit-def dead %cc<br>
-    ADJCALLSTACKUP 0, 0<br>
-    %120 = LA %120, 1, _<br>
-    CGHI %120, 4, implicit-def %cc<br>
-    BRC 14, 6, %bb.11, implicit killed %cc<br>
-    J %bb.20<br>
-<br>
-  bb.20:<br>
-    successors: %bb.22(0x00000001), %bb.21(0x7fffffff)<br>
-<br>
-    MVHI undef %105, 0, 0 :: (store 4)<br>
-    CHIMux undef %106, 3, implicit-def %cc<br>
-    BRC 14, 8, %bb.22, implicit killed %cc<br>
-    J %bb.21<br>
-<br>
-  bb.21:<br>
-    successors: %bb.22(0x00000001), %bb.23(0x7fffffff)<br>
-<br>
-    CHIMux undef %107, 0, implicit-def %cc<br>
-    BRC 14, 6, %bb.23, implicit killed %cc<br>
-    J %bb.22<br>
-<br>
-  bb.22:<br>
-<br>
-  bb.23:<br>
-    successors: %bb.26(0x00000001), %bb.24(0x7fffffff)<br>
-<br>
-    ADJCALLSTACKDOWN 0, 0<br>
-    CallBRASL @Get_Direct_CostMB, undef %f0d, csr_systemz, implicit-def dead %r14d, implicit-def dead %cc, implicit-def dead %r2d<br>
-    ADJCALLSTACKUP 0, 0<br>
-    ADJCALLSTACKDOWN 0, 0<br>
-    %r2d = LGHI 0<br>
-    CallBRASL @SetModesAndRefframeForBlocks, killed %r2d, csr_systemz, implicit-def dead %r14d, implicit-def dead %cc<br>
-    ADJCALLSTACKUP 0, 0<br>
-    CHIMux undef %111, 13, implicit-def %cc<br>
-    BRC 14, 8, %bb.26, implicit killed %cc<br>
-    J %bb.24<br>
-<br>
-  bb.24:<br>
-    successors: %bb.25(0x00000001), %bb.27(0x7fffffff)<br>
-<br>
-    CHIMux undef %112, 8, implicit-def %cc<br>
-    BRC 14, 6, %bb.27, implicit killed %cc<br>
-    J %bb.25<br>
-<br>
-  bb.25:<br>
-<br>
-  bb.26:<br>
-<br>
-  bb.27:<br>
-    successors: %bb.28, %bb.29<br>
-<br>
-    CHIMux undef %114, 0, implicit-def %cc<br>
-    BRC 14, 6, %bb.29, implicit killed %cc<br>
-<br>
-  bb.28:<br>
-    %130 = CDFBR %60<br>
-    J %bb.30<br>
-<br>
-  bb.29:<br>
-    %130 = IMPLICIT_DEF<br>
-<br>
-  bb.30:<br>
-    successors: %bb.33(0x00000001), %bb.31(0x7fffffff)<br>
-<br>
-    VST64 %130, undef %117, 0, _ :: (store 8)<br>
-    CHIMux undef %118, 2, implicit-def %cc<br>
-    BRC 14, 8, %bb.33, implicit killed %cc<br>
-    J %bb.31<br>
-<br>
-  bb.31:<br>
-    successors: %bb.32(0x00000001), %bb.34(0x7fffffff)<br>
-<br>
-    CHIMux undef %119, 1, implicit-def %cc<br>
-    BRC 14, 6, %bb.34, implicit killed %cc<br>
-    J %bb.32<br>
-<br>
-  bb.32:<br>
-<br>
-  bb.33:<br>
-<br>
-  bb.34:<br>
-    Return<br>
-<br>
-  bb.35:<br>
-<br>
-  bb.36:<br>
-<br>
-  bb.37:<br>
-    successors: %bb.40(0x00000001), %bb.38(0x7fffffff)<br>
-<br>
-    CHIMux undef %33, 1, implicit-def %cc<br>
-    BRC 14, 8, %bb.40, implicit killed %cc<br>
-    J %bb.38<br>
-<br>
-  bb.38:<br>
-    successors: %bb.39(0x00000001), %bb.41(0x7fffffff)<br>
-<br>
-    CHIMux undef %34, 2, implicit-def %cc<br>
-    BRC 14, 6, %bb.41, implicit killed %cc<br>
-    J %bb.39<br>
-<br>
-  bb.39:<br>
-<br>
-  bb.40:<br>
-<br>
-  bb.41:<br>
-    successors: %bb.44(0x00000001), %bb.42(0x7fffffff)<br>
-<br>
-    CHIMux undef %35, 1, implicit-def %cc<br>
-    BRC 14, 8, %bb.44, implicit killed %cc<br>
-    J %bb.42<br>
-<br>
-  bb.42:<br>
-    successors: %bb.43(0x00000001), %bb.45(0x7fffffff)<br>
-<br>
-    CHIMux undef %36, 2, implicit-def %cc<br>
-    BRC 14, 6, %bb.45, implicit killed %cc<br>
-    J %bb.43<br>
-<br>
-  bb.43:<br>
-<br>
-  bb.44:<br>
-<br>
-  bb.45:<br>
-    %0 = LG undef %22, 0, _ :: (load 8)<br>
-    %38 = LHIMux 0<br>
-    STRL %38, @bi_pred_me :: (store 4)<br>
-    %120 = LGHI 0<br>
-    %41 = LARL @best8x8fwref<br>
-    %42 = LARL @best8x8mode<br>
-    %63 = LARL @rec_mbY8x8<br>
-    %126 = IIFMux 2147483647<br>
-    %124 = LHIMux 0<br>
-    %125 = LHIMux 0<br>
-    %60 = LHIMux 0<br>
-    J %bb.11<br>
-<br>
-  bb.46:<br>
-<br>
-  bb.47:<br>
-<br>
-  bb.48:<br>
-    successors: %bb.51(0x00000001), %bb.49(0x7fffffff)<br>
-<br>
-    CHIMux undef %27, 1, implicit-def %cc<br>
-    BRC 14, 8, %bb.51, implicit killed %cc<br>
-    J %bb.49<br>
-<br>
-  bb.49:<br>
-    successors: %bb.50(0x00000001), %bb.52(0x7fffffff)<br>
-<br>
-    CHIMux undef %28, 2, implicit-def %cc<br>
-    BRC 14, 6, %bb.52, implicit killed %cc<br>
-    J %bb.50<br>
-<br>
-  bb.50:<br>
-<br>
-  bb.51:<br>
-<br>
-  bb.52:<br>
-    successors: %bb.55(0x00000001), %bb.53(0x7fffffff)<br>
-<br>
-    CHIMux undef %29, 1, implicit-def %cc<br>
-    BRC 14, 8, %bb.55, implicit killed %cc<br>
-    J %bb.53<br>
-<br>
-  bb.53:<br>
-    successors: %bb.54(0x00000001), %bb.9(0x7fffffff)<br>
-<br>
-    CHIMux undef %30, 2, implicit-def %cc<br>
-    BRC 14, 6, %bb.9, implicit killed %cc<br>
-    J %bb.54<br>
-<br>
-  bb.54:<br>
-<br>
-  bb.55:<br>
-<br>
-...<br>
<br>
<br>
______________________________<wbr>_________________<br>
llvm-commits mailing list<br>
<a href="mailto:llvm-commits@lists.llvm.org">llvm-commits@lists.llvm.org</a><br>
<a href="http://lists.llvm.org/cgi-bin/mailman/listinfo/llvm-commits" rel="noreferrer" target="_blank">http://lists.llvm.org/cgi-bin/<wbr>mailman/listinfo/llvm-commits</a><br>
</blockquote></div><br></div>