<div dir="ltr">Nice!<div><br></div><div>-- Sean Silva</div></div><div class="gmail_extra"><br><div class="gmail_quote">On Sat, Jun 11, 2016 at 6:38 AM, Simon Pilgrim via llvm-commits <span dir="ltr"><<a href="mailto:llvm-commits@lists.llvm.org" target="_blank">llvm-commits@lists.llvm.org</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">Author: rksimon<br>
Date: Sat Jun 11 08:38:28 2016<br>
New Revision: 272471<br>
<br>
URL: <a href="http://llvm.org/viewvc/llvm-project?rev=272471&view=rev" rel="noreferrer" target="_blank">http://llvm.org/viewvc/llvm-project?rev=272471&view=rev</a><br>
Log:<br>
[X86][SSE] Added PSLLDQ/PSRLDQ as a target shuffle type<br>
<br>
Ensure that PALIGNR/PSLLDQ/PSRLDQ are byte vectors so that they can be correctly decoded for target shuffle combining<br>
<br>
Modified:<br>
    llvm/trunk/lib/Target/X86/X86ISelLowering.cpp<br>
    llvm/trunk/test/CodeGen/X86/vector-shuffle-combining-avx2.ll<br>
    llvm/trunk/test/CodeGen/X86/vector-shuffle-combining-ssse3.ll<br>
    llvm/trunk/test/CodeGen/X86/vector-zext.ll<br>
<br>
Modified: llvm/trunk/lib/Target/X86/X86ISelLowering.cpp<br>
URL: <a href="http://llvm.org/viewvc/llvm-project/llvm/trunk/lib/Target/X86/X86ISelLowering.cpp?rev=272471&r1=272470&r2=272471&view=diff" rel="noreferrer" target="_blank">http://llvm.org/viewvc/llvm-project/llvm/trunk/lib/Target/X86/X86ISelLowering.cpp?rev=272471&r1=272470&r2=272471&view=diff</a><br>
==============================================================================<br>
--- llvm/trunk/lib/Target/X86/X86ISelLowering.cpp (original)<br>
+++ llvm/trunk/lib/Target/X86/X86ISelLowering.cpp Sat Jun 11 08:38:28 2016<br>
@@ -3806,6 +3806,8 @@ static bool isTargetShuffle(unsigned Opc<br>
   case X86ISD::SHUFP:<br>
   case X86ISD::INSERTPS:<br>
   case X86ISD::PALIGNR:<br>
+  case X86ISD::VSHLDQ:<br>
+  case X86ISD::VSRLDQ:<br>
   case X86ISD::MOVLHPS:<br>
   case X86ISD::MOVLHPD:<br>
   case X86ISD::MOVHLPS:<br>
@@ -4878,9 +4880,22 @@ static bool getTargetShuffleMask(SDNode<br>
     IsUnary = IsFakeUnary = N->getOperand(0) == N->getOperand(1);<br>
     break;<br>
   case X86ISD::PALIGNR:<br>
+    assert(VT.getScalarType() == MVT::i8 && "Byte vector expected");<br>
     ImmN = N->getOperand(N->getNumOperands()-1);<br>
     DecodePALIGNRMask(VT, cast<ConstantSDNode>(ImmN)->getZExtValue(), Mask);<br>
     break;<br>
+  case X86ISD::VSHLDQ:<br>
+    assert(VT.getScalarType() == MVT::i8 && "Byte vector expected");<br>
+    ImmN = N->getOperand(N->getNumOperands() - 1);<br>
+    DecodePSLLDQMask(VT, cast<ConstantSDNode>(ImmN)->getZExtValue(), Mask);<br>
+    IsUnary = true;<br>
+    break;<br>
+  case X86ISD::VSRLDQ:<br>
+    assert(VT.getScalarType() == MVT::i8 && "Byte vector expected");<br>
+    ImmN = N->getOperand(N->getNumOperands() - 1);<br>
+    DecodePSRLDQMask(VT, cast<ConstantSDNode>(ImmN)->getZExtValue(), Mask);<br>
+    IsUnary = true;<br>
+    break;<br>
   case X86ISD::PSHUFD:<br>
   case X86ISD::VPERMILPI:<br>
     ImmN = N->getOperand(N->getNumOperands()-1);<br>
@@ -30175,6 +30190,8 @@ SDValue X86TargetLowering::PerformDAGCom<br>
   case X86ISD::SHUFP:       // Handle all target specific shuffles<br>
   case X86ISD::INSERTPS:<br>
   case X86ISD::PALIGNR:<br>
+  case X86ISD::VSHLDQ:<br>
+  case X86ISD::VSRLDQ:<br>
   case X86ISD::BLENDI:<br>
   case X86ISD::UNPCKH:<br>
   case X86ISD::UNPCKL:<br>
<br>
Modified: llvm/trunk/test/CodeGen/X86/vector-shuffle-combining-avx2.ll<br>
URL: <a href="http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/X86/vector-shuffle-combining-avx2.ll?rev=272471&r1=272470&r2=272471&view=diff" rel="noreferrer" target="_blank">http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/X86/vector-shuffle-combining-avx2.ll?rev=272471&r1=272470&r2=272471&view=diff</a><br>
==============================================================================<br>
--- llvm/trunk/test/CodeGen/X86/vector-shuffle-combining-avx2.ll (original)<br>
+++ llvm/trunk/test/CodeGen/X86/vector-shuffle-combining-avx2.ll Sat Jun 11 08:38:28 2016<br>
@@ -8,8 +8,7 @@ declare <32 x i8> @llvm.x86.avx2.pshuf.b<br>
 define <32 x i8> @combine_pshufb_pslldq(<32 x i8> %a0) {<br>
 ; CHECK-LABEL: combine_pshufb_pslldq:<br>
 ; CHECK:       # BB#0:<br>
-; CHECK-NEXT:    vpshufb {{.*#+}} ymm0 = zero,zero,zero,zero,zero,zero,zero,zero,ymm0[0,1,2,3,4,5,6,7],zero,zero,zero,zero,zero,zero,zero,zero,ymm0[16,17,18,19,20,21,22,23]<br>
-; CHECK-NEXT:    vpslldq {{.*#+}} ymm0 = zero,zero,zero,zero,zero,zero,zero,zero,ymm0[0,1,2,3,4,5,6,7],zero,zero,zero,zero,zero,zero,zero,zero,ymm0[16,17,18,19,20,21,22,23]<br>
+; CHECK-NEXT:    vxorps %ymm0, %ymm0, %ymm0<br>
 ; CHECK-NEXT:    retq<br>
   %1 = tail call <32 x i8> @llvm.x86.avx2.pshuf.b(<32 x i8> %a0, <32 x i8> <i8 128, i8 128, i8 128, i8 128, i8 128, i8 128, i8 128, i8 128, i8 0, i8 1, i8 2, i8 3, i8 4, i8 5, i8 6, i8 7, i8 128, i8 128, i8 128, i8 128, i8 128, i8 128, i8 128, i8 128, i8 0, i8 1, i8 2, i8 3, i8 4, i8 5, i8 6, i8 7>)<br>
   %2 = shufflevector <32 x i8> %1, <32 x i8> zeroinitializer, <32 x i32> <i32 32, i32 32, i32 32, i32 32, i32 32, i32 32, i32 32, i32 32, i32 0, i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7, i32 32, i32 32, i32 32, i32 32, i32 32, i32 32, i32 32, i32 32, i32 16, i32 17, i32 18, i32 19, i32 20, i32 21, i32 22, i32 23><br>
@@ -19,8 +18,7 @@ define <32 x i8> @combine_pshufb_pslldq(<br>
 define <32 x i8> @combine_pshufb_psrldq(<32 x i8> %a0) {<br>
 ; CHECK-LABEL: combine_pshufb_psrldq:<br>
 ; CHECK:       # BB#0:<br>
-; CHECK-NEXT:    vpshufb {{.*#+}} ymm0 = ymm0[8,9,10,11,12,13,14,15],zero,zero,zero,zero,zero,zero,zero,zero,ymm0[24,25,26,27,28,29,30,31],zero,zero,zero,zero,zero,zero,zero,zero<br>
-; CHECK-NEXT:    vpsrldq {{.*#+}} ymm0 = ymm0[8,9,10,11,12,13,14,15],zero,zero,zero,zero,zero,zero,zero,zero,ymm0[24,25,26,27,28,29,30,31],zero,zero,zero,zero,zero,zero,zero,zero<br>
+; CHECK-NEXT:    vxorps %ymm0, %ymm0, %ymm0<br>
 ; CHECK-NEXT:    retq<br>
   %1 = tail call <32 x i8> @llvm.x86.avx2.pshuf.b(<32 x i8> %a0, <32 x i8> <i8 8, i8 9, i8 10, i8 11, i8 12, i8 13, i8 14, i8 15, i8 128, i8 128, i8 128, i8 128, i8 128, i8 128, i8 128, i8 128, i8 8, i8 9, i8 10, i8 11, i8 12, i8 13, i8 14, i8 15, i8 128, i8 128, i8 128, i8 128, i8 128, i8 128, i8 128, i8 128>)<br>
   %2 = shufflevector <32 x i8> %1, <32 x i8> zeroinitializer, <32 x i32> <i32 8, i32 9, i32 10, i32 11, i32 12, i32 13, i32 14, i32 15, i32 32, i32 32, i32 32, i32 32, i32 32, i32 32, i32 32, i32 32, i32 24, i32 25, i32 26, i32 27, i32 28, i32 29, i32 30, i32 31, i32 32, i32 32, i32 32, i32 32, i32 32, i32 32, i32 32, i32 32><br>
<br>
Modified: llvm/trunk/test/CodeGen/X86/vector-shuffle-combining-ssse3.ll<br>
URL: <a href="http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/X86/vector-shuffle-combining-ssse3.ll?rev=272471&r1=272470&r2=272471&view=diff" rel="noreferrer" target="_blank">http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/X86/vector-shuffle-combining-ssse3.ll?rev=272471&r1=272470&r2=272471&view=diff</a><br>
==============================================================================<br>
--- llvm/trunk/test/CodeGen/X86/vector-shuffle-combining-ssse3.ll (original)<br>
+++ llvm/trunk/test/CodeGen/X86/vector-shuffle-combining-ssse3.ll Sat Jun 11 08:38:28 2016<br>
@@ -110,14 +110,12 @@ define <16 x i8> @combine_pshufb_palignr<br>
 define <16 x i8> @combine_pshufb_pslldq(<16 x i8> %a0) {<br>
 ; SSE-LABEL: combine_pshufb_pslldq:<br>
 ; SSE:       # BB#0:<br>
-; SSE-NEXT:    pshufb {{.*#+}} xmm0 = zero,zero,zero,zero,zero,zero,zero,zero,xmm0[0,1,2,3,4,5,6,7]<br>
-; SSE-NEXT:    pslldq {{.*#+}} xmm0 = zero,zero,zero,zero,zero,zero,zero,zero,xmm0[0,1,2,3,4,5,6,7]<br>
+; SSE-NEXT:    xorps %xmm0, %xmm0<br>
 ; SSE-NEXT:    retq<br>
 ;<br>
 ; AVX-LABEL: combine_pshufb_pslldq:<br>
 ; AVX:       # BB#0:<br>
-; AVX-NEXT:    vpshufb {{.*#+}} xmm0 = zero,zero,zero,zero,zero,zero,zero,zero,xmm0[0,1,2,3,4,5,6,7]<br>
-; AVX-NEXT:    vpslldq {{.*#+}} xmm0 = zero,zero,zero,zero,zero,zero,zero,zero,xmm0[0,1,2,3,4,5,6,7]<br>
+; AVX-NEXT:    vxorps %xmm0, %xmm0, %xmm0<br>
 ; AVX-NEXT:    retq<br>
   %1 = tail call <16 x i8> @llvm.x86.ssse3.pshuf.b.128(<16 x i8> %a0, <16 x i8> <i8 128, i8 128, i8 128, i8 128, i8 128, i8 128, i8 128, i8 128, i8 0, i8 1, i8 2, i8 3, i8 4, i8 5, i8 6, i8 7>)<br>
   %2 = shufflevector <16 x i8> %1, <16 x i8> zeroinitializer, <16 x i32> <i32 16, i32 16, i32 16, i32 16, i32 16, i32 16, i32 16, i32 16, i32 0, i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7><br>
@@ -127,14 +125,12 @@ define <16 x i8> @combine_pshufb_pslldq(<br>
 define <16 x i8> @combine_pshufb_psrldq(<16 x i8> %a0) {<br>
 ; SSE-LABEL: combine_pshufb_psrldq:<br>
 ; SSE:       # BB#0:<br>
-; SSE-NEXT:    pshufb {{.*#+}} xmm0 = xmm0[8,9,10,11,12,13,14,15],zero,zero,zero,zero,zero,zero,zero,zero<br>
-; SSE-NEXT:    psrldq {{.*#+}} xmm0 = xmm0[8,9,10,11,12,13,14,15],zero,zero,zero,zero,zero,zero,zero,zero<br>
+; SSE-NEXT:    xorps %xmm0, %xmm0<br>
 ; SSE-NEXT:    retq<br>
 ;<br>
 ; AVX-LABEL: combine_pshufb_psrldq:<br>
 ; AVX:       # BB#0:<br>
-; AVX-NEXT:    vpshufb {{.*#+}} xmm0 = xmm0[8,9,10,11,12,13,14,15],zero,zero,zero,zero,zero,zero,zero,zero<br>
-; AVX-NEXT:    vpsrldq {{.*#+}} xmm0 = xmm0[8,9,10,11,12,13,14,15],zero,zero,zero,zero,zero,zero,zero,zero<br>
+; AVX-NEXT:    vxorps %xmm0, %xmm0, %xmm0<br>
 ; AVX-NEXT:    retq<br>
   %1 = tail call <16 x i8> @llvm.x86.ssse3.pshuf.b.128(<16 x i8> %a0, <16 x i8> <i8 8, i8 9, i8 10, i8 11, i8 12, i8 13, i8 14, i8 15, i8 128, i8 128, i8 128, i8 128, i8 128, i8 128, i8 128, i8 128>)<br>
   %2 = shufflevector <16 x i8> %1, <16 x i8> zeroinitializer, <16 x i32> <i32 8, i32 9, i32 10, i32 11, i32 12, i32 13, i32 14, i32 15, i32 16, i32 16, i32 16, i32 16, i32 16, i32 16, i32 16, i32 16><br>
<br>
Modified: llvm/trunk/test/CodeGen/X86/vector-zext.ll<br>
URL: <a href="http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/X86/vector-zext.ll?rev=272471&r1=272470&r2=272471&view=diff" rel="noreferrer" target="_blank">http://llvm.org/viewvc/llvm-project/llvm/trunk/test/CodeGen/X86/vector-zext.ll?rev=272471&r1=272470&r2=272471&view=diff</a><br>
==============================================================================<br>
--- llvm/trunk/test/CodeGen/X86/vector-zext.ll (original)<br>
+++ llvm/trunk/test/CodeGen/X86/vector-zext.ll Sat Jun 11 08:38:28 2016<br>
@@ -1378,10 +1378,7 @@ define <2 x i64> @shuf_zext_8i16_to_2i64<br>
 ;<br>
 ; SSSE3-LABEL: shuf_zext_8i16_to_2i64_offset6:<br>
 ; SSSE3:       # BB#0: # %entry<br>
-; SSSE3-NEXT:    psrldq {{.*#+}} xmm0 = xmm0[2,3,4,5,6,7,8,9,10,11,12,13,14,15],zero,zero<br>
-; SSSE3-NEXT:    pxor %xmm1, %xmm1<br>
-; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1],xmm0[2],xmm1[2],xmm0[3],xmm1[3]<br>
-; SSSE3-NEXT:    punpckhdq {{.*#+}} xmm0 = xmm0[2],xmm1[2],xmm0[3],xmm1[3]<br>
+; SSSE3-NEXT:    pshufb {{.*#+}} xmm0 = xmm0[6,7],zero,zero,zero,zero,zero,zero,xmm0[8,9],zero,zero,zero,zero,zero,zero<br>
 ; SSSE3-NEXT:    retq<br>
 ;<br>
 ; SSE41-LABEL: shuf_zext_8i16_to_2i64_offset6:<br>
<br>
<br>
_______________________________________________<br>
llvm-commits mailing list<br>
<a href="mailto:llvm-commits@lists.llvm.org">llvm-commits@lists.llvm.org</a><br>
<a href="http://lists.llvm.org/cgi-bin/mailman/listinfo/llvm-commits" rel="noreferrer" target="_blank">http://lists.llvm.org/cgi-bin/mailman/listinfo/llvm-commits</a><br>
</blockquote></div><br></div>