<div dir="ltr">Hi Petr,<div><br></div><div>Thanks for making those changes.</div><div><br></div><div>LGTM.</div><div><br></div><div>Cheers,</div><div><br></div><div>James</div></div><div class="gmail_extra"><br><br><div class="gmail_quote">
On 28 July 2014 13:33, Petr Pavlu <span dir="ltr"><<a href="mailto:petr.pavlu@arm.com" target="_blank">petr.pavlu@arm.com</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">
Hi James,<br>
<br>
Thank you for reviewing this. I am attaching a new patch to address your comments.<br>
<div class=""><br>
> ================<br>
> Comment at: lib/Target/ARM/Disassembler/ARMDisassembler.cpp:4009<br>
> @@ +4008,3 @@<br>
> +    // Validate the 2-bit mask value in MSR for v7m.<br>
> +    if ((FeatureBits & ARM::HasV7Ops) && Inst.getOpcode() == ARM::t2MSR_M) {<br>
> +      unsigned Mask = Val >> 10;<br>
> ----------------<br>
> MSR only appears to have one encoding. What are you trying to achieve by checking the opcode here?<br>
<br>
</div>This code path (function DecodeMSRMask()) is also used for the MRS instruction.<br>
In that case, the 2-bit mask value will be always zero (because the MRS<br>
instruction has no mask) and no mask validation should be done.<br>
<br>
Thanks,<br>
Petr<br>
<div class="HOEnZb"><div class="h5"><br>
<a href="http://reviews.llvm.org/D4694" target="_blank">http://reviews.llvm.org/D4694</a><br>
<br>
Files:<br>
  lib/Target/ARM/Disassembler/ARMDisassembler.cpp<br>
  test/MC/Disassembler/ARM/invalid-thumb-MSR-MClass.txt<br>
  test/MC/Disassembler/ARM/thumb-MSR-MClass.txt<br>
</div></div><br>_______________________________________________<br>
llvm-commits mailing list<br>
<a href="mailto:llvm-commits@cs.uiuc.edu">llvm-commits@cs.uiuc.edu</a><br>
<a href="http://lists.cs.uiuc.edu/mailman/listinfo/llvm-commits" target="_blank">http://lists.cs.uiuc.edu/mailman/listinfo/llvm-commits</a><br>
<br></blockquote></div><br></div>