<div dir="ltr">LGTM with one question:<div><br></div><div><div>+  unsigned getRegisterBitWidth(bool Vector) const {</div><div>+    if (Vector) {</div><div>+      if (ST->hasNEON())</div><div>+        return 128;</div><div>
+      return 0;</div><div>+    }</div><div>+    return 32;</div></div><div><br></div><div>Hmm, AArch64 has 32-bit width general purpose registers?</div></div><div class="gmail_extra"><br><br><div class="gmail_quote">On Wed, Feb 19, 2014 at 11:57 AM, Chad Rosier <span dir="ltr"><<a href="mailto:mcrosier@codeaurora.org" target="_blank">mcrosier@codeaurora.org</a>></span> wrote:<br>
<blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">All,<br>
The attached patch adds the TargetTransformInfo analysis pass in the<br>
AArch64 backend.  We hope to continue better defining the APIs as we move<br>
forward.<br>
<br>
 Regards,<br>
  Chad<br>
<span class="HOEnZb"><font color="#888888"><br>
--<br>
Qualcomm Innovation Center, Inc. is a member of Code Aurora Forum,<br>
hosted by The Linux Foundation</font></span><br>_______________________________________________<br>
llvm-commits mailing list<br>
<a href="mailto:llvm-commits@cs.uiuc.edu">llvm-commits@cs.uiuc.edu</a><br>
<a href="http://lists.cs.uiuc.edu/mailman/listinfo/llvm-commits" target="_blank">http://lists.cs.uiuc.edu/mailman/listinfo/llvm-commits</a><br>
<br></blockquote></div><br></div>