<div dir="ltr"><div style>Hi JF,</div><div><br></div>It looks ok. Even though some of these operations do allow the use of PC, I guess on that context, it shouldn't. Is that correct?<div><br></div><div style>Can you add a simple test that should expose this bug?</div>
<div><br></div><div style>cheers,</div><div style>--renato</div></div><div class="gmail_extra"><br><br><div class="gmail_quote">On 8 June 2013 20:23, JF Bastien <span dir="ltr"><<a href="mailto:jfb@google.com" target="_blank">jfb@google.com</a>></span> wrote:<br>
<blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><div dir="ltr">The register classes when emitting loads weren't quite restricting enough, leading to MI verification failure on the result register.<div>
<br></div><div>These are new failures that weren't there the first time I tried enabling ARM FastISel for new targets.</div>
</div>
<br>_______________________________________________<br>
llvm-commits mailing list<br>
<a href="mailto:llvm-commits@cs.uiuc.edu">llvm-commits@cs.uiuc.edu</a><br>
<a href="http://lists.cs.uiuc.edu/mailman/listinfo/llvm-commits" target="_blank">http://lists.cs.uiuc.edu/mailman/listinfo/llvm-commits</a><br>
<br></blockquote></div><br></div>