<div class="gmail_quote">On Tue, Oct 30, 2012 at 1:58 PM, Craig Topper <span dir="ltr"><<a href="mailto:craig.topper@gmail.com" target="_blank">craig.topper@gmail.com</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">
LGTM. But I also noticed that all the SS/SD versions of FMA4 shouldn't have any aligns on them so if you want to fix that too that would be great.</blockquote><div><br></div><div>Along those lines, should the PS/PD versions of FMA4s have alignment requirements? I do not believe those checks are needed.</div>
</div><div class="gmail_quote"> </div><div class="gmail_quote"><div>From the Intel AVX Ref:</div><div><br></div><div>"<span style="font-family:Verdana;font-size:9pt">With the exception of explicitly aligned 16 or 32 byte SIMD load/store instructions, most VEX-encoded, arithmetic and data processing instructions operate in a flexible environment regarding memory address alignment, i.e. VEX-encoded instruction with with 32-byte or 16-byte load semantics will support unaligned load operation by default. Memory arguments for most instructions with VEX prefix operate normally without causing #GP(0) on any byte-granularity alignment (unlike Legacy SSE instructions). The instructions that require explicit memory alignment requirements are listed in Table 2-4." </span> </div>
<div><br></div><div>-Cameron</div></div>