<div>First off, these sound like fantastic enhancements! =] Thanks for pulling them out.</div><div><br></div>Can you split this into separate patches and post them individually for review? I think each of your bullet points would make for a good patch to review.<div class="gmail_extra">
<br></div><div class="gmail_extra">On Wed, Jul 25, 2012 at 3:06 PM, Michael Liao <span dir="ltr"><<a href="mailto:michael.liao@intel.com" target="_blank" class="cremed">michael.liao@intel.com</a>></span> wrote:<br><div class="gmail_quote">
<blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">- unify the logic in SelectAtomicLoadAdd and SelectAtomicLoadArith and<br>
  merge them together<br>
- refine spin-loop to reduce one unnecessary load<br>
- add missing i8 max/min/umax/umin<br>
- add missing i64 max/min/umax/umin on 32-bit target<br>
- refine atomic instruction td files to use the template for groups of<br>
  instructions<br>
- Output 'lock' prefix in assembler printer to simplify the assembly<br>
  text in td files<br>
<br>
Please review the attached patch and commit if it's OK.<br>
<br>
Yours<br>
- Michael<br>
<br>
---<br>
[1] <a href="http://software.intel.com/file/36945" target="_blank" class="cremed">http://software.intel.com/file/36945</a><br>
[2]<br>
<a href="http://software.intel.com/en-us/blogs/2012/02/07/transactional-synchronization-in-haswell/" target="_blank" class="cremed">http://software.intel.com/en-us/blogs/2012/02/07/transactional-synchronization-in-haswell/</a><br>

<br>_______________________________________________<br>
llvm-commits mailing list<br>
<a href="mailto:llvm-commits@cs.uiuc.edu" class="cremed">llvm-commits@cs.uiuc.edu</a><br>
<a href="http://lists.cs.uiuc.edu/mailman/listinfo/llvm-commits" target="_blank" class="cremed">http://lists.cs.uiuc.edu/mailman/listinfo/llvm-commits</a><br>
<br></blockquote></div><br></div>