<div class="gmail_quote">On Thu, Dec 15, 2011 at 7:52 AM, Stephen Canon <span dir="ltr"><<a href="mailto:scanon@apple.com">scanon@apple.com</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">
<div style="word-wrap:break-word"><div>Just for the record, this is in no way unique to AMD.  Agner Fog's tables list BSF/BSR as 10 µops/16 cycles on Atom as well.  BSF is a hazard to be avoided on an unknown x86 processor.</div>
</div></blockquote><div><br></div><div>I really wasn't trying to draw generalizations. I've read the same tables. =/ I'm not sure what your concerned about here, this patch is orthogonal to any work on avoiding these instructions on architectures where they just decode to silly microcode.</div>
<div><br></div><div>I'd still really appreciate some review on the actual patch. It's pretty simple.</div></div>