<div class="gmail_quote">Gentle ping on this patch...</div><div class="gmail_quote"><br></div><div class="gmail_quote">On Tue, Dec 13, 2011 at 9:56 AM, Erik Olofsson <span dir="ltr"><<a href="mailto:Erik.Olofsson@hansoft.se">Erik.Olofsson@hansoft.se</a>></span> wrote:<br>
<blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">



<div>
<div style="word-wrap:break-word">
<div>Just a note, BSR/BSF might have some performance implications depending on which CPU is running the code. See <a href="http://www.realworldtech.com/beta/forums/index.cfm?action=detail&id=82507&threadid=82344&roomid=2" target="_blank">http://www.realworldtech.com/beta/forums/index.cfm?action=detail&id=82507&threadid=82344&roomid=2</a></div>

<div><br>
</div>
<div>It would probably be safest to just use lzcnt/tzcnt when available unless you know which CPU you are optimizing for.</div></div></div></blockquote><div><br></div><div>I'm well aware of the problems with BSR/BSF on AMD chips. On Intel chips, they don't have such drawbacks though, and may in some cases be preferable. Still, as you say, we need to pay attention to what chip is targeted. That's part of why this patch *doesn't* tackle that problem. =] Eventually, I hope to take advantage of these architectural details, but I'm starting simple.</div>
</div>