<div dir="ltr">Hello, <br><br>My name is Nadav Rotem and I am a PhD student at Haifa University. In
my research (in High-level Synthesis), I developed a Verilog backend
for LLVM that I would like to contribute to LLVM. The Verilog Backend
is documented in an academic paper [1].  An on-line web interface is
available [2].<br>
<br>I attached the code to this email. The code compiles with LLVM 2.5; I only included the Backend itself. I did not include the preliminary transformation passes, the driver scripts and the test cases. <br><br>Thank you, <br>
Nadav Rotem | <a href="http://cs.haifa.ac.il/%7Erotemn/" target="_blank">http://cs.haifa.ac.il/~rotemn/</a><br>
<br>[1] <a href="http://ieeexplore.ieee.org/xpl/freeabs_all.jsp?arnumber=4694874" target="_blank">http://ieeexplore.ieee.org/xpl/freeabs_all.jsp?arnumber=4694874</a><br>[2] <a href="http://www.c-to-verilog.com/" target="_blank">http://www.c-to-verilog.com</a><br>
<br>
</div>