<table border="1" cellspacing="0" cellpadding="8">
    <tr>
        <th>Issue</th>
        <td>
            <a href=https://github.com/llvm/llvm-project/issues/146804>146804</a>
        </td>
    </tr>

    <tr>
        <th>Summary</th>
        <td>
            clang cannot process intertwined assembly sections
        </td>
    </tr>

    <tr>
      <th>Labels</th>
      <td>
            clang
      </td>
    </tr>

    <tr>
      <th>Assignees</th>
      <td>
      </td>
    </tr>

    <tr>
      <th>Reporter</th>
      <td>
          amsen20
      </td>
    </tr>
</table>

<pre>
    assembly sections are allowed to be nested and intertwined if their associated sections are, for example, the following code:
```asm
.section A
.cfi_startproc
.cfi_def_cfa_offset 1
.section B
.cfi_startproc
.cfi_def_cfa_offset 2
.section A
.cfi_def_cfa_offset 3
.cfi_endproc
.section B
.cfi_def_cfa_offset 4
.cfi_endproc
```
Is equivalent to:
```asm
.section A
.cfi_startproc
.cfi_def_cfa_offset 1
.cfi_def_cfa_offset 3
.cfi_endproc
.section B
.cfi_startproc
.cfi_def_cfa_offset 2
.cfi_def_cfa_offset 4
.cfi_endproc
```
GNU assembler can process this code as intended:
```
$ as -g a.s -o a.o && objdump --dwarf=frames a.o

a.o: file format elf64-x86-64

Contents of the .eh_frame section:


00000000 0000000000000018 00000000 CIE
  Version:               1
  Augmentation: "zR"
  Code alignment factor: 1
  Data alignment factor: -8
 Return address column: 16
  Augmentation data:     1b
  DW_CFA_def_cfa: r7 (rsp) ofs 8
  DW_CFA_offset: r16 (rip) at cfa-8
  DW_CFA_def_cfa_offset: 1
  DW_CFA_def_cfa_offset: 3
  DW_CFA_nop
  DW_CFA_nop

0000001c 0000000000000010 00000020 FDE cie=00000000 pc=0000000000000000..0000000000000000
  DW_CFA_nop
  DW_CFA_nop
 DW_CFA_nop

00000030 0000000000000018 00000000 CIE
  Version: 1
  Augmentation:          "zR"
  Code alignment factor: 1
  Data alignment factor: -8
  Return address column: 16
  Augmentation data: 1b
  DW_CFA_def_cfa: r7 (rsp) ofs 8
  DW_CFA_offset: r16 (rip) at cfa-8
 DW_CFA_def_cfa_offset: 2
  DW_CFA_def_cfa_offset: 4
  DW_CFA_nop
 DW_CFA_nop

0000004c 0000000000000010 00000020 FDE cie=00000030 pc=0000000000000000..0000000000000000
  DW_CFA_nop
  DW_CFA_nop
 DW_CFA_nop
```
But LLVM just emits an error for it:
```
$ clang -c -g a.s -o a.o
<unknown>:0: error: invalid CFI advance_loc expression
<unknown>:0: error: invalid CFI advance_loc expression
<unknown>:0: error: Cannot represent a difference across sections
<unknown>:0: error: Cannot represent a difference across sections
```

This problem does not happen when the sections are intertwined like a stack, for example both of the following codes:
```
.section A
.cfi_startproc
.cfi_def_cfa_offset 1

.section B
.cfi_startproc
.cfi_def_cfa_offset 2
.cfi_def_cfa_offset 3
.cfi_endproc
.section A

.cfi_def_cfa_offset 4
.cfi_endproc
```
and
```
.pushsection A
.cfi_startproc
.cfi_def_cfa_offset 1

.pushsection B
.cfi_startproc
.cfi_def_cfa_offset 2
.cfi_def_cfa_offset 3
.cfi_endproc
.popsection

.cfi_def_cfa_offset 4
.cfi_endproc
.popsection
```
Are equal in the eye of `clang`, and the debug info in sections is correctly processed:
```
a.o:    file format elf64-x86-64

.debug_frame contents:


.eh_frame contents:

00000000 00000014 00000000 CIE
  Format:                DWARF32
  Version: 1
  Augmentation:          "zR"
  Code alignment factor: 1
  Data alignment factor: -8
  Return address column: 16
  Augmentation data: 1B

  DW_CFA_def_cfa: reg7 +8
  DW_CFA_offset: reg16 -8
  DW_CFA_nop:
 DW_CFA_nop:

  CFA=reg7+8: reg16=[CFA-8]

00000018 00000014 0000001c FDE cie=00000000 pc=00000000...00000000
  Format:       DWARF32
 DW_CFA_def_cfa_offset: +1
  DW_CFA_def_cfa_offset: +4
  DW_CFA_nop:
 DW_CFA_nop:
  DW_CFA_nop:

  0x0: CFA=reg7+4: reg16=[CFA-8]

00000030 00000014 00000034 FDE cie=00000000 pc=00000000...00000000
  Format: DWARF32
  DW_CFA_def_cfa_offset: +2
  DW_CFA_def_cfa_offset: +3
 DW_CFA_nop:
  DW_CFA_nop:
  DW_CFA_nop:

  0x0: CFA=reg7+3: reg16=[CFA-8]
```
</pre>
<img width="1" height="1" alt="" src="http://email.email.llvm.org/o/eJzUWFuP4jgT_TXmpQRK7CTAAw8Bhk8jzbcPo92Zx5ZxKuCZxM7aTl_2169sCBMIfd3ulTZCGuK62FV1xuc03Fq5U4gLki5Juh7x1u21WfDaoqLRaKuLhwW3Futt9QAWhZNaWeAGgVeVvsMCnIYtgkLrsACuCpDKoXF3UmEBsgS3R2mAW6uF5N6nn4XQFZTaAN7zuqnCq9sjlNonl2oHQhdIWE6inGTR4cNtTaJ8ckwD3jYRpbyxjhvXGC26hQLLG1HyG12WFh3E_ajlS6Po1b0unFi3jqrocg12uohJhjGnEkmUf7aAf7bylleoHDj9nk14awUv6tXrS_3fb3_AEWNoQHAF3gmtBbeXNkAAuA24UgUWF53w32niHcY74BMLYw18ooHQjNAM9PZH0dYNjMfFHTclYevS8Bqt9_GhUe6_sBxKWXngmZo7wKrMkvH9LBtnycFppf3uzoIOiIYJ7m9Cog7Ox1OFT3R8IDp74tlpAVafP5EoB_iGxh6i4fyJgzlvdzUqx487AKH0r6-E0mBchcZUcqe8D5RcOG281yF2zR2_ah7PvP0rutYo4EVhfKuFrto67BFng62h4I53Z4y3h_Tfb1abvBu1N5opEDoztiF0Drq0MOs7HrAQ_OIsOMrgyB2Iko9nV5L2YuKnzaxvVroZvp7GEovLsXRzohFs1p9ASCRsfZpUI3pv3TOZXK48e4BHjsNeiZLruDg97wiQtyHkA9Hx6PTp0-BIXjyM5DXYYB-Gjd7VtmwdfPny7f_wo7UOsJbOAleAxmgTmFO66_ehqLjawVic34reyFat-qn0nSLsE2F55FsU8vkvUt3yShaw2nwGXtxyJfCm0gLwvvEg8HD7F1KsuFLagUEf4bHJoZBliQaVQODCaGtPOuL9s_VbGeW_exJqjN5WWEOh0YLPtudNgwru9qgCIZxpo74EquRPBA7WcfHzQu7AVrt9xyjnmscOp_o2sn9XIn9KJRy57w38z1VxWWrT2v2by-0Hf0jJjW461n9NzRdxvXpzg17t8QrkAU34gB4XJIvC_2PvRVdBXXtrgdt2B1KV2vufkBe0kjEoXPXQSahrcukoeACe0TyTsM9R5oijAOrrnF8iaGA9UdjxHk2GpLYJ-w6VD6y_5183jP7nmG95KP0q-eHO09_yMc7DXZzBuQbyXBC6OVg4VLjJCVv7vCFtl4SwNUmXq00-npF0faZ7ZpeziMWzemfyi8yuzqw3qkfpl9DlM-qN0OWAo6-XPnQJi9F9uPHPepK8oCdsgE-W_IOe9IH7VLHPe7CXFf-KdrAn2tHdDaNiwYo5m_MRLuJpGifzOaXZaL_YTsuUlZTHSSRwnpZplEzTeVaWMSumuJ2O5IJGNI2mEaWMsSSbTJEjppmYzjBNaclIEmHNZTWpqtt6os1uJK1tcREn2SxKRhXfYmXDjxCUHq48Skm6HpmFDxhv250lSVRJ6-yvFE66ChcHpSMOJN_95dhn4MHvF6PWVIu9c024r-iG0M1Oun27nQhdE7rxGxz_GTdG_0DhCN2EA1tCN8cz3y7o3wEAAP__6m4o1w">