<table border="1" cellspacing="0" cellpadding="8">
    <tr>
        <th>Issue</th>
        <td>
            <a href=https://github.com/llvm/llvm-project/issues/129740>129740</a>
        </td>
    </tr>

    <tr>
        <th>Summary</th>
        <td>
            Assertion `(!R2 || (Kind <= REX2 || Kind == EVEX)) && "invalid setting"
        </td>
    </tr>

    <tr>
      <th>Labels</th>
      <td>
            new issue
      </td>
    </tr>

    <tr>
      <th>Assignees</th>
      <td>
      </td>
    </tr>

    <tr>
      <th>Reporter</th>
      <td>
          ashermancinelli
      </td>
    </tr>
</table>

<pre>
    ```
> clang++ -march=znver4 -v -O3 -c reduced.ll
llvm/lib/Target/X86/MCTargetDesc/X86MCCodeEmitter.cpp:173: 
void {anonymous}::X86OpcodePrefixHelper::setR2(unsigned int):
Assertion `(!R2 || (Kind <= REX2 || Kind == EVEX)) && "invalid setting"' failed.
```

```
;; reduced.ll
; ModuleID = '<bc file>'
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

@extfloat1 = external global float
@extfloat2 = external global [220 x [250 x float]]

define void @foo(ptr %0, i32 %1, i64 %2, float %3, float %4, ptr %5, i64 %6, i1 %7, ptr %8) {
  %10 = alloca [0 x [0 x [0 x float]]], i32 0, align 4
  %11 = alloca float, i64 %2, align 4
  %12 = alloca float, i64 %2, align 4
  call void @bar(ptr %10)
  br label %13

13: ; preds = %40, %9
  br label %14

14: ; preds = %35, %13
  %.027 = phi float [ 0.000000e+00, %13 ], [ %.1, %35 ]
  %15 = phi i32 [ %1, %13 ], [ %19, %35 ]
  %16 = phi i64 [ %2, %13 ], [ %39, %35 ]
  %17 = icmp sgt i64 %16, 0
  br i1 %17, label %18, label %40

18:                                               ; preds = %14
  %19 = add i32 %15, 1
  %20 = sext i32 %15 to i64
  %21 = getelementptr float, ptr %11, i64 %20
  %22 = load float, ptr %21, align 4
 %23 = sext i32 %19 to i64
  %24 = getelementptr float, ptr %11, i64 %23
 store float %22, ptr %24, align 4
  call void @baz(ptr %24, ptr %10, ptr null)
  %25 = load float, ptr %10, align 4
  %26 = getelementptr float, ptr %5, i64 %23
  %27 = load float, ptr %26, align 4
  %28 = getelementptr float, ptr null, i64 %23
  store float 0.000000e+00, ptr %28, align 4
  br i1 %7, label %29, label %35

29: ; preds = %18
  %30 = fadd float %3, %27
  %31 = fmul float %25, %30
 %32 = fdiv arcp float %31, %3
  %33 = fmul float %32, %4
  %34 = fadd reassoc float %.027, %33
  br label %35

35: ; preds = %29, %18
  %.1 = phi float [ %34, %29 ], [ %.027, %18 ]
  %36 = getelementptr float, ptr %8, i64 %23
  %37 = getelementptr float, ptr %12, i64 %6
  call void @qux(ptr %0, ptr %36, ptr %37)
  %38 = load float, ptr %12, align 4
  store float %38, ptr %11, align 4
  %39 = add i64 %16, -1
  br label %14

40: ; preds = %14
  %41 = fcmp ogt float %.027, 0.000000e+00
  br i1 %41, label %42, label %13

42: ; preds = %40
  ret void
}

declare void @bar(ptr)

define void @baz(ptr %0, ptr %1, ptr %extfloat2) {
  %3 = load float, ptr null, align 4
  %4 = call float @llvm.trunc.f32(float %3)
  %5 = fsub float 0.000000e+00, %4
  %6 = load float, ptr %0, align 4
  %7 = load float, ptr @extfloat1, align 4
  %8 = fmul float %6, %7
  %9 = fptosi float %6 to i32
  %10 = add i32 %9, 1
  %11 = load float, ptr @extfloat2, align 4
 %12 = load float, ptr getelementptr (i8, ptr @extfloat2, i64 -4), align 4
 %13 = sext i32 %10 to i64
  %14 = getelementptr float, ptr %extfloat2, i64 %13
  %15 = getelementptr i8, ptr %14, i64 -4
  %16 = load float, ptr %15, align 4
  %17 = fsub float %12, 1.000000e+00
  %18 = fmul float %17, %6
 %19 = fmul float %6, %5
  %20 = fadd float %18, %19
  %21 = fadd float %12, %16
  %22 = fsub float %11, %21
  %23 = fadd float %22, 0.000000e+00
  %24 = fmul float %23, %8
  %25 = fmul float %24, 0.000000e+00
  %26 = fadd float %20, %25
  store float %26, ptr %1, align 4
  ret void
}

define void @qux(ptr %0, ptr %1, ptr %2) {
  %4 = load float, ptr %1, align 4
  %5 = load float, ptr %0, align 4
  %6 = fdiv ninf arcp float %5, %4
  %7 = fptosi float %6 to i32
  %8 = add i32 %7, 1
  %9 = sext i32 %8 to i64
 %10 = getelementptr float, ptr null, i64 %9
  %11 = getelementptr i8, ptr %10, i64 -4
  %12 = load float, ptr %11, align 4
  %13 = fneg float %12
 %14 = fmul reassoc nsz float %5, %13
  %15 = fdiv ninf arcp contract float %4, %14
  %16 = call float @llvm.exp.f32(float %15)
  %17 = fmul float %16, 0.000000e+00
  store float %17, ptr %2, align 4
  ret void
}

; Function Attrs: nocallback nofree nosync nounwind speculatable willreturn memory(none)
declare float @llvm.trunc.f32(float) #0

; Function Attrs: nocallback nofree nosync nounwind speculatable willreturn memory(none)
declare float @llvm.exp.f32(float) #0

attributes #0 = { nocallback nofree nosync nounwind speculatable willreturn memory(none) }
```
</pre>
<img width="1" height="1" alt="" src="http://email.email.llvm.org/o/eJzEWN-P464R_2vIC0oEg3_lIQ_JZqNW1elbXavq3ipi4yw9glMb72Xvr6_Av7GT25OqdhVlAc8Mw_CZz0zMq0petBA7FB5QeFzx2rwV5Y5Xb6K8cp1KLZSSq3ORfexQRNoP2SP2ilPF9QXBAcEBr6-8TN8QO_7U76IM8Podr_9geJ3iUmR1KrKNUojslXq_IjgpeUZw-jsvL8IgOH1LIgSnLy_NwlFUabP45eWlyMTrVRojyk16uyG2pzFDbI8R2b8XMsMoPnBd6I9rUVcoPiK2R2z_LYn-uKVFJv5ailze_yTUTZTNo0qYr4AgqbU7d4alNgi29iHZ76tKlEYWGttDQoKAfgWM4hcUv2AEyV-kzjBiL4gd8dfXb_2jdv1o11__8frNGoQtRhAhiDACkPqdK5nhShgjbcwAQYxzLpXINjaa48h6U3ZA7DCNol34UmS1En8-2n0xghixl3OKc6kEYq92TvbGhRNn3HDFP4ratLIg1lfE9mJ9g5ggtmfgvuyUTqd2FAXuay37AYXEXgQk6zwh7Ui7pahTj4L136wYwOCHKeVNic6HexL9MwrWtf6uix96raSu7-uLrhsV-wmIuJtcFdxQpyTuRpSaK3xRxZkr7B5NBWFREIUHAILvbhDaQaMaHu3HbZaJXGqBG0gFJC8KBMnNlBhBSBC8YMnAjqkbR4Edgx07S3bGJrPAzlr9cKQTuTG1w3gkkji4xAdE9thtQ9xBuFJFyq3brfejf-MjhMfORecrV_KicdAbo2NjjZ53Cl8Dfksj5Ur1oTvzcggdJTYVrMy5xIqfhXKrrAk6bTKZHfCtFFnVIiMM3CEQhAuaQasZLGqysNV0O7ijbAjE7vHtTXbXEx4w2RD3JxAcCOm1cBtKK2KVafuEhbiBShOesLfoYNEI00dW6HbZSjRYsYFthOGRFfbASnM6mV5vuLqY7o6oAxrpAtggjjrIDcFMJtOgJR9qMxn_3t_sJuiApW2DpSzrc8jdEu0EoMF6Je5mkMCmsEfpZRoIX4QRSlyFNhZfPS47sE2Sk_S6DZhVwbOZClAPy3aNzf3Z-v4Ev-2PQ2RlilIMLAEw9iX4RV79HPIKxvxCSTfRtVJdwlmp8PHJ6RJTQPSJY4WzU7lR_CTK0dJeya_2ak7j7zUO4TyLux0Tf8c-CaY5ANvJlIVNDriGYAHVSec9a0CbW1hPS4CLRS_W4Da_1mp06x1LMdJCjjUQzTP5jnmZ3kYmewbqTbIFk6yjjT68LBgcLAWvqiIdxC0pdnbZjGS7ILBwMQjQEdEQjQ1doFjnRBeRrc-sgwc0GfMZ-wwEk0UIsvgzSQmTajxLs3_Xd6_yt2MWjSfxKM1Y8iTNZsXSowCWzBjDSxQ2ItAxua_pw_IYkGX49jaDFpe2ahQXM0eGl1mTDArotG7AtKq0xT2AR8XdGiuFcSG3snHfg6WKl2LeSTSxnndpE0oc3xUdjfvW0Gux2INL61jHu4UmnRxU2mAFxP6Y2Ziy1ukmtxmYjJmgh0dDwnlVnx-y1jhxo8dgWqLsh7Q76p4X1JIFEolaV3r2aoCX30xRyZGYq4UM_F51KPDbSX1v28-nLvpZMvSgc7VpfiNIZPLIos2XdYAaxvLML1R54lV5-pkqP9tw0n62reLUhJzkfDDydNoaLjNKuNSwxz7Ieu6h80xuSXcGANpRctQFafsEJqHXwE1rYdNcNt3vtInz5PqGN_IaNu8wXSGEoXFkC_aalmqBvoauzavGXdVOvLbJEwue2I2WHOkyG8Il3ofI56vxlS7T44T8HhaqMfn5pBc8wdUCrJ70j0tcFA1djJY691qZ0Ge6-FP0kvjsEk_YZTtL42SUxQM9fb7P3HrE9Sx3yULuPvm5sVjfWybKtbhM0qJ1f4TZro_T1c95WGec491DWmhT8tR47yimv9WiR1VO3G9-jbNEtPUJaMon0YOc8XKBxlPI_joXbFtxqnXq3tXtjSkr22zownp-5ul3rIu8FALrovrQKdZFrX9IneHqJtJaccPPSuAfUqlSmLrU-CquRfmBINGFFs2xum7kF9W-ec_HyP_ZL-9-pl5xY0p5ro2o3GLTisWH_6JfuL2Z7r3lKtuxbMu2fCV2NA4oJXESh6u33TmKCRNnFp05J5RHAc1FksYi2QLhOeMruQMCIWEkoDEJIN7EkIU0TEMRRxFl29DW-CuXauPOXZSXlayqWuwobOOArFwfWrm32QBa_MDuKQJA4XFV7qzS-lxfKhs4WZlqMGOkUWL3P3wFvKpLtXsz5mZBguCE4HSR5q0-b9LCvSRv35Vbl29l8S-RGgQnd54Kwak98PsO_hMAAP__1qxcxA">