<table border="1" cellspacing="0" cellpadding="8">
    <tr>
        <th>Issue</th>
        <td>
            <a href=https://github.com/llvm/llvm-project/issues/110652>110652</a>
        </td>
    </tr>

    <tr>
        <th>Summary</th>
        <td>
            [SPIR-V] `sortBlocks()` can break validity of SPIR-V code by placing a block before its dominator
        </td>
    </tr>

    <tr>
      <th>Labels</th>
      <td>
            new issue
      </td>
    </tr>

    <tr>
      <th>Assignees</th>
      <td>
      </td>
    </tr>

    <tr>
      <th>Reporter</th>
      <td>
          VyacheslavLevytskyy
      </td>
    </tr>
</table>

<pre>
    https://registry.khronos.org/SPIR-V/specs/unified1/SPIRV.html#_universal_validation_rules has a rule that "The order of blocks in a function must satisfy the rule that blocks appear before all blocks they dominate.". It seems that `sortBlocks()` that is called from `SPIRVPrepareFunctions::runOnModule()` is able to break this requirement for the following reproducer:

```
%struct = type { %arr }
%arr = type { [3 x i64] }

@.str.6 = private unnamed_addr addrspace(1) constant [3 x i8] c", \00", align 1
@.str.20 = private unnamed_addr addrspace(1) constant [6 x i8] c"item(\00", align 1
@.str.21 = private unnamed_addr addrspace(1) constant [8 x i8] c"range: \00", align 1
@.str.22 = private unnamed_addr addrspace(1) constant [7 x i8] c", id: \00", align 1

define spir_func i32 @foo(ptr addrspace(4) %Buf, ptr addrspace(4) %Item) {
entry:
  %ref.tmp = alloca %struct
  %ref.tmp7 = alloca %struct
  br label %for.cond.i

for.cond.i: ; preds = %for.inc.i, %entry
  %Len.0.i = phi i32 [ 0, %entry ], [ %inc.i, %for.inc.i ]
  %idxprom.i = zext i32 %Len.0.i to i64
 %arrayidx.i = getelementptr inbounds i8, ptr addrspace(1) @.str.20, i64 %idxprom.i
  %0 = load i8, ptr addrspace(1) %arrayidx.i
  %cmp.not.i = icmp eq i8 %0, 0
  br i1 %cmp.not.i, label %for.cond1.i, label %for.inc.i

for.inc.i:                                        ; preds = %for.cond.i
  %inc.i = add i32 %Len.0.i, 1
  br label %for.cond.i, !llvm.loop !1

for.cond1.i:                                      ; preds = %for.body3.i, %for.cond.i
  %I.0.i = phi i32 [ %inc9.i, %for.body3.i ], [ 0, %for.cond.i ]
  %cmp2.i = icmp ult i32 %I.0.i, %Len.0.i
  br i1 %cmp2.i, label %for.body3.i, label %for.cond.preheader

for.cond.preheader: ; preds = %for.cond1.i
  %MIndex.i = getelementptr inbounds i8, ptr addrspace(4) %Item, i64 24
  br label %for.cond

for.body3.i: ; preds = %for.cond1.i
  %idxprom4.i = zext i32 %I.0.i to i64
  %arrayidx5.i = getelementptr inbounds i8, ptr addrspace(1) @.str.20, i64 %idxprom4.i
  %1 = load i8, ptr addrspace(1) %arrayidx5.i
  %arrayidx7.i = getelementptr inbounds i8, ptr addrspace(4) %Buf, i64 %idxprom4.i
  store i8 %1, ptr addrspace(4) %arrayidx7.i
 %inc9.i = add nuw i32 %I.0.i, 1
  br label %for.cond1.i, !llvm.loop !2

for.cond:                                         ; preds = %exit, %for.cond.preheader
  %Len.0 = phi i32 [ %add9, %exit ], [ %Len.0.i, %for.cond.preheader ]
  %I.0 = phi i32 [ %inc, %exit ], [ 0, %for.cond.preheader ]
  %cmp = icmp ult i32 %I.0, 2
  br i1 %cmp, label %for.body, label %for.cond.cleanup

for.cond.cleanup: ; preds = %for.cond
  %inc10 = add i32 %Len.0, 1
 %idxprom = zext i32 %Len.0 to i64
  %arrayidx = getelementptr inbounds i8, ptr addrspace(4) %Buf, i64 %idxprom
  store i8 41, ptr addrspace(4) %arrayidx
  ret i32 %inc10

for.body: ; preds = %for.cond
  %idx.ext = zext i32 %Len.0 to i64
 %add.ptr = getelementptr inbounds i8, ptr addrspace(4) %Buf, i64 %idx.ext
 %cmp1 = icmp eq i32 %I.0, 0
  %cond = select i1 %cmp1, ptr addrspace(1) @.str.21, ptr addrspace(1) @.str.22
  br label %for.cond.i25

for.cond.i25:                                     ; preds = %for.inc.i30, %for.body
  %Len.0.i26 = phi i32 [ 0, %for.body ], [ %inc.i31, %for.inc.i30 ]
  %idxprom.i27 = zext i32 %Len.0.i26 to i64
 %arrayidx.i28 = getelementptr inbounds i8, ptr addrspace(1) %cond, i64 %idxprom.i27
  %2 = load i8, ptr addrspace(1) %arrayidx.i28
 %cmp.not.i29 = icmp eq i8 %2, 0
  br i1 %cmp.not.i29, label %for.cond1.i33, label %for.inc.i30

for.inc.i30: ; preds = %for.cond.i25
  %inc.i31 = add i32 %Len.0.i26, 1
  br label %for.cond.i25, !llvm.loop !1

for.cond1.i33: ; preds = %for.body3.i36, %for.cond.i25
  %I.0.i34 = phi i32 [ %inc9.i40, %for.body3.i36 ], [ 0, %for.cond.i25 ]
  %cmp2.i35 = icmp ult i32 %I.0.i34, %Len.0.i26
  br i1 %cmp2.i35, label %for.body3.i36, label %detail.exit

for.body3.i36: ; preds = %for.cond1.i33
  %idxprom4.i37 = zext i32 %I.0.i34 to i64
  %arrayidx5.i38 = getelementptr inbounds i8, ptr addrspace(1) %cond, i64 %idxprom4.i37
  %3 = load i8, ptr addrspace(1) %arrayidx5.i38
  %arrayidx7.i39 = getelementptr inbounds i8, ptr addrspace(4) %add.ptr, i64 %idxprom4.i37
  store i8 %3, ptr addrspace(4) %arrayidx7.i39
  %inc9.i40 = add nuw i32 %I.0.i34, 1
  br label %for.cond1.i33, !llvm.loop !2

detail.exit:          ; preds = %for.cond1.i33
  %add3 = add i32 %Len.0, %Len.0.i26
  %idx.ext4 = zext i32 %add3 to i64
  %add.ptr5 = getelementptr inbounds i8, ptr addrspace(4) %Buf, i64 %idx.ext4
  br i1 %cmp1, label %cond.true, label %cond.false

cond.true:                                        ; preds = %detail.exit
  call void @llvm.memcpy.p0.p4.i64(ptr align 8 %ref.tmp7, ptr addrspace(4) align 8 %Item, i64 24, i1 false)
  call void @llvm.memset.p0.i64(ptr align 8 %ref.tmp, i8 0, i64 24, i1 false)
  br label %for.cond.i42

for.cond.i42: ; preds = %for.body.i, %cond.true
  %i.0.i = phi i32 [ 0, %cond.true ], [ %inc.i45, %for.body.i ]
  %cmp.i = icmp ult i32 %i.0.i, 3
  br i1 %cmp.i, label %for.body.i, label %cond.end

for.body.i: ; preds = %for.cond.i42
  %idxprom.i43 = zext nneg i32 %i.0.i to i64
  %arrayidx.i44 = getelementptr inbounds [3 x i64], ptr %ref.tmp7, i64 0, i64 %idxprom.i43
  %4 = load i64, ptr %arrayidx.i44, align 8
  %arrayidx.i.i = getelementptr inbounds [3 x i64], ptr %ref.tmp, i64 0, i64 %idxprom.i43
  store i64 %4, ptr %arrayidx.i.i, align 8
 %inc.i45 = add nuw nsw i32 %i.0.i, 1
  br label %for.cond.i42, !llvm.loop !3

cond.false:                                       ; preds = %detail.exit
  call void @llvm.memcpy.p0.p4.i64(ptr align 8 %ref.tmp, ptr addrspace(4) align 8 %MIndex.i, i64 24, i1 false)
  br label %cond.end

cond.end:                                         ; preds = %cond.false, %for.cond.i42
  store i8 123, ptr addrspace(4) %add.ptr5
 br label %for.cond.i46

for.cond.i46: ; preds = %for.inc.i52, %cond.end
  %Len.0.i47 = phi i32 [ 1, %cond.end ], [ %Len.1.i, %for.inc.i52 ]
  %I.0.i48 = phi i32 [ 0, %cond.end ], [ %inc7.i, %for.inc.i52 ]
  %cmp.i49 = icmp ult i32 %I.0.i48, 3
  br i1 %cmp.i49, label %for.body.i50, label %exit

for.body.i50: ; preds = %for.cond.i46
  %idxprom.i.i = zext nneg i32 %I.0.i48 to i64
  %arrayidx.i.i51 = getelementptr inbounds [3 x i64], ptr %ref.tmp, i64 0, i64 %idxprom.i.i
  %5 = load i64, ptr %arrayidx.i.i51, align 8
  %idx.ext.i = zext i32 %Len.0.i47 to i64
 %add.ptr.i = getelementptr inbounds i8, ptr addrspace(4) %add.ptr5, i64 %idx.ext.i
  br label %do.body.i.i.i

do.body.i.i.i: ; preds = %do.body.i.i.i, %for.body.i50
 %Val.addr.0.i.i.i = phi i64 [ %5, %for.body.i50 ], [ %div.i.i.i, %do.body.i.i.i ]
  %NumDigits.0.i.i.i = phi i32 [ 0, %for.body.i50 ], [ %inc.i.i.i, %do.body.i.i.i ]
  %Val.addr.0.i.i.i.frozen = freeze i64 %Val.addr.0.i.i.i
  %div.i.i.i = udiv i64 %Val.addr.0.i.i.i.frozen, 10
 %6 = mul i64 %div.i.i.i, 10
  %rem.i.i.i.decomposed = sub i64 %Val.addr.0.i.i.i.frozen, %6
  %7 = trunc i64 %rem.i.i.i.decomposed to i8
  %retval.0.i.i.i.i = or disjoint i8 %7, 48
  %inc.i.i.i = add i32 %NumDigits.0.i.i.i, 1
  %idxprom.i.i.i = zext i32 %NumDigits.0.i.i.i to i64
  %arrayidx.i.i.i = getelementptr inbounds i8, ptr addrspace(4) %add.ptr.i, i64 %idxprom.i.i.i
  store i8 %retval.0.i.i.i.i, ptr addrspace(4) %arrayidx.i.i.i
  %tobool.not.i.i.i = icmp ult i64 %Val.addr.0.i.i.i, 10
  br i1 %tobool.not.i.i.i, label %while.cond.i.i.i, label %do.body.i.i.i, !llvm.loop !4

while.cond.i.i.i: ; preds = %while.body.i.i.i, %do.body.i.i.i
  %J.0.i.i.i = phi i32 [ %inc.i54.i.i, %while.body.i.i.i ], [ 0, %do.body.i.i.i ]
 %I.0.in.i.i.i = phi i32 [ %I.0.i.i.i, %while.body.i.i.i ], [ %inc.i.i.i, %do.body.i.i.i ]
  %I.0.i.i.i = add i32 %I.0.in.i.i.i, -1
  %cmp.i.i.i = icmp sgt i32 %I.0.i.i.i, %J.0.i.i.i
  br i1 %cmp.i.i.i, label %while.body.i.i.i, label %enable.exit

while.body.i.i.i: ; preds = %while.cond.i.i.i
  %idxprom.i52.i.i = sext i32 %I.0.i.i.i to i64
  %arrayidx.i53.i.i = getelementptr inbounds i8, ptr addrspace(4) %add.ptr.i, i64 %idxprom.i52.i.i
  %8 = load i8, ptr addrspace(4) %arrayidx.i53.i.i
  %idxprom1.i.i.i = zext nneg i32 %J.0.i.i.i to i64
  %arrayidx2.i.i.i = getelementptr inbounds i8, ptr addrspace(4) %add.ptr.i, i64 %idxprom1.i.i.i
  %9 = load i8, ptr addrspace(4) %arrayidx2.i.i.i
  store i8 %9, ptr addrspace(4) %arrayidx.i53.i.i
  store i8 %8, ptr addrspace(4) %arrayidx2.i.i.i
 %inc.i54.i.i = add nuw nsw i32 %J.0.i.i.i, 1
  br label %while.cond.i.i.i, !llvm.loop !5

enable.exit: ; preds = %while.cond.i.i.i
  %add.i = add i32 %Len.0.i47, %inc.i.i.i
  %cmp2.not.i = icmp eq i32 %I.0.i48, 2
 br i1 %cmp2.not.i, label %for.inc.i52, label %if.then.i

if.then.i: ; preds = %enable.exit
  %idx.ext3.i = zext i32 %add.i to i64
  %add.ptr4.i = getelementptr inbounds i8, ptr addrspace(4) %add.ptr5, i64 %idx.ext3.i
  br label %for.cond.i.i

for.cond.i.i:                                     ; preds = %for.inc.i.i, %if.then.i
  %Len.0.i.i = phi i32 [ 0, %if.then.i ], [ %inc.i.i, %for.inc.i.i ]
  %idxprom.i24.i = zext i32 %Len.0.i.i to i64
  %arrayidx.i25.i = getelementptr inbounds i8, ptr addrspace(1) @.str.6, i64 %idxprom.i24.i
  %10 = load i8, ptr addrspace(1) %arrayidx.i25.i
  %cmp.not.i.i = icmp eq i8 %10, 0
  br i1 %cmp.not.i.i, label %for.cond1.i.i, label %for.inc.i.i

for.inc.i.i: ; preds = %for.cond.i.i
  %inc.i.i = add i32 %Len.0.i.i, 1
  br label %for.cond.i.i, !llvm.loop !1

for.cond1.i.i:                                    ; preds = %for.body3.i.i, %for.cond.i.i
  %I.0.i.i = phi i32 [ %inc9.i.i, %for.body3.i.i ], [ 0, %for.cond.i.i ]
  %cmp2.i.i = icmp ult i32 %I.0.i.i, %Len.0.i.i
  br i1 %cmp2.i.i, label %for.body3.i.i, label %append.exit

for.body3.i.i:                                    ; preds = %for.cond1.i.i
  %idxprom4.i.i = zext i32 %I.0.i.i to i64
 %arrayidx5.i.i = getelementptr inbounds i8, ptr addrspace(1) @.str.6, i64 %idxprom4.i.i
  %11 = load i8, ptr addrspace(1) %arrayidx5.i.i
 %arrayidx7.i.i = getelementptr inbounds i8, ptr addrspace(4) %add.ptr4.i, i64 %idxprom4.i.i
  store i8 %11, ptr addrspace(4) %arrayidx7.i.i
 %inc9.i.i = add nuw i32 %I.0.i.i, 1
  br label %for.cond1.i.i, !llvm.loop !2

append.exit:          ; preds = %for.cond1.i.i
  %add6.i = add i32 %add.i, %Len.0.i.i
  br label %for.inc.i52

for.inc.i52: ; preds = %append.exit, %enable.exit
 %Len.1.i = phi i32 [ %add6.i, %append.exit ], [ %add.i, %enable.exit ]
 %inc7.i = add nuw nsw i32 %I.0.i48, 1
  br label %for.cond.i46, !llvm.loop !6

exit: ; preds = %for.cond.i46
  %inc8.i = add i32 %Len.0.i47, 1
  %idxprom9.i = zext i32 %Len.0.i47 to i64
  %arrayidx10.i = getelementptr inbounds i8, ptr addrspace(4) %add.ptr5, i64 %idxprom9.i
 store i8 125, ptr addrspace(4) %arrayidx10.i
  %add9 = add i32 %add3, %inc8.i
  %inc = add nuw nsw i32 %I.0, 1
  br label %for.cond, !llvm.loop !7
}

declare void @llvm.memset.p0.i64(ptr nocapture writeonly, i8, i64, i1 immarg)
declare void @llvm.memcpy.p0.p4.i64(ptr noalias nocapture writeonly, ptr addrspace(4) noalias nocapture readonly, i64, i1 immarg)

!0 = !{!"llvm.loop.mustprogress"}
!1 = distinct !{!1, !0}
!2 = distinct !{!2, !0}
!3 = distinct !{!3, !0}
!4 = distinct !{!4, !0}
!5 = distinct !{!5, !0}
!6 = distinct !{!6, !0}
!7 = distinct !{!7, !0}
```

After validation we get
```
error: line 266: Block '204[%204]' appears in the binary before its dominator '202[%202]'
  %202 = OpLabel
```

and the relevant fragment of the SPIRV code is
```
...
        %204 = OpLabel
 %Len_0_i47 = OpPhi %uint %uint_1 %202 %Len_1_i %205
    %I_0_i48 = OpPhi %uint %uint_0 %202 %inc7_i %205
    %cmp_i49 = OpULessThan %bool %I_0_i48 %uint_3
               OpBranchConditional %cmp_i49 %206 %191
 %202 = OpLabel
               OpStore %114 %uchar_123 Aligned 1
 OpBranch %204
...
```

</pre>
<img width="1px" height="1px" alt="" src="http://email.email.llvm.org/o/eJy0W91y3KgSfhr5hopKQj8zc-GLeF2ucip7snV2T25djMTMsNGAFpDt2ac_BfoDCTSy42xtTRIJmga6v_5oWkgIcqQY3wbZXZDd36BGnhi__X5BxQmLCj1_xc8XKX5cLjd7Vl5uT1LWIkg-B_AhgA8cH4mQ_BL-OHFGmQgZPwbw4c8_Hv_76XsAH0SNCxHAh4aSA8Fl3L37Hp7kuQpg8tRQ8oy5QNXTM6pIiSRh9Ik3FRbghARAQP0dyBOSIIDwrxMGjJeYA3YA-4oVPwQgFCBwaGihuoJzIyQQSBJxuAB5wkb_rj2qa4w42OMD4xigqupfyBO-gJKdCUUShwGEIXiUQGB8Fp0CeSQYl3e6eQC3AdwFedS-IwIUqKpwCQ6cnVVTPc8_OK4Rxw-denrhks-8od_o76xsKjyKIQKgvdKVgT3H6AeQJyIAx_80hOMzphIcGNdTOrCqYi-EHgHHNWdlU2CuBEf3QdT_5lH3f_tPmAnJm0KCILkH8lJjEGzuQAAzxDkINvdDM_1vq012l4BXQPI0yO6Npu1vGoVC8jDXfWpOnpHEoKEUnXH5hMqSA_UjalSomcYB3IGCUSERlYPkrRJcBBAG8DcQZL9FUfd3VJEjBbE9FIzeOVZujUUkPqu1vzpc_M7httZwHNEjDpLPK-YH3zngZraWpFweUf-W-EAoBqIm_El5ESAJBEEaHRgL4LaW9qipGjWA2V1zUPJ8rx_16u6UAbWjYCr5ZbBRoNpwfAjludazRVXFCgQGM5032yy223NQoT2u1JsD42HBaBkSc5rGU7UmyR2oOS6Fltp1IrQIibZBmLX6jlp8xTSMQtJuzYm0i5TdgchsD4LsvrVh7VqmvEG-bjPKJeVrzdm5k_wvfpWt6HFEybTvtV1aB0UXUr52XY5Y4krDg9oLQvesoaVQhuDYHm0zoyNpG8lTSw9Dt9bRKobKRXGmSkbv4lyHlMlOTVKca4D_AWSrJStpkbF5JLa6qNez_Ywdz9slnmxz-zD5DFb-5zQG04LAsJutEZblZJOUXvEVW9R2EFfV8zmsGKvVP2KXgcZv0N2puYrSiWV4s7k8Om25neTO6toJMy07mkme2HRxrqG57U01GPVjv1rG2jmsADq22pjWfHlrjk8YlZg7XX5863P9fuHHSfz-SEv8LiezMbD1MJguWcdU6X6q67Xt3Dd14MjjHEVMn81-CY6klnbxW4Eks7r3Tzc_sxtdwPKqKaRigy08xUuCDG1GUG79ZkAH2rzMLH4RH2I3QECXOb8B2ebmg1-JnPrvxHnGeOdCCFSWuz7mvRI5CXkGHjpHmCDFo3sMQgvPEDPs8UkuOmLhACAlArpQxwk5brwpKoxoUzvRpn-35L12XIkjZ1wxrWa0WTdR8Dv4B7vMzF_SVd7Sd-N40FtP3AV9q1eufA3VOqxYkNZwQ6Xlxy2HGnyUX5zr2KY6lsVFpnEyWuqmAle4kKMFOpfSBtsVTeAyE4GZmxfDbC2y-NlzEk24w5xCw9xLovtOLh6dxFMmnUQ-Lg03PjYN8wU-DbfvjYTtlrroNNwYCsK3E2q4tSyspceq0YxTwyucGu58rDpJ3Lw6mXln_3jJQUcDA8bmeYgzzFdQZ5i9hTwniVe9jlcl-YzBWirrkJ2kfn6cTg1WC13myDBzsuQk8_PkJLWZMsw9XDnJfGy5nerwpsQSkSrUJMDNOZP8GutMEifvTOY-16_jEvdMPtzntC7GYMk7yGeyddPPZPf-8NHFnysKmzQ0WUlDk53tb9pCvVy0taprbLTFhEU-ahqTGThWGw8qy8RLfFxmP4bddGZsWtjc0tpFzz446qcuR4wtV9NeL3mD508PqBLYXMmx7U8kLWa-DXRCGjwzUipuoDfyjM9FfQnrKKzTUC1Vl-HTaUFtdH26zbsmRtvJCVf9LQbt7OBuUQmBpVJiSQMtbguiqwO4g0bqPDvp50vhYTi7jHtiGN9iCnDo4aIvaTYJGa6siSdpQvojVeKM7u5UyeSxVg67Uw1XMg3jWtosK01GJ6QUHy11_aAfkjRdckfrvqG3wolhKntwZi9TE19SA_nz1BBlqjJmxV2YH5LlnMMVZVfq2oF--96taLudtqKjbVlgT8XLzHKuMKwUutA-mWFU63qrQeoXY9QaiOrTeG9CEZezDM9-JvtiLOKUH44-NlCAGC4zgC62df08O5t7YNDP87RNZdBENWydu7u4nG5mUBhPOjmyQ_H8SkSdi6ZpoZCk22WknYsntNiskK4xM935eXe6XQDbdH6MajG0vdQYXvg4tm54BW5zF9yaqV0TbvvFWgDckHQp2F-AYlamNruOuEoXN-Z23Mp_FZZufEmdn0kMD240Y3nW3cR4hmLdPo5z7_iw9cK1xXaLKR_IonFe31EVKmXVtIet166gNGzNfc4osmjiESV5tgazFJi4xX-a8z05EinmY3rSNI4BtcetHHA6x_DA2b-Y6mEPHON_h5A4bWkIGWaouzUlefZ16sTraGisdJuNOjdV389as9hM23F87kSVuGDnmgncpfGa_YpR1WCGtBY9JddX7m1n5wDK5LeWFvIZVYP8duKMg5KIvxmhsjs8ap6UbqeZmKGHceaa7bzFGGxnd3jn3HAWoegDfHUM51PlXMfo6YKtOVXP7EyyPWNVm0kb5jBGD4-dWhY0xJGpLCtuvJxIhbtAMHvpABCbsqUmIM1EuTCpbTSDJQfK6XX44kWH3sKy1BAzle7Kkfkwoo9t1D_go7nSV4Z7Izo9WhM1vMXUScn5FE-5hW0f4mizC2P8L1NAs6mGxzbsvRoJB0X7Cs9ye7M-fiMwLMXh-xkc5iWmSb5rXp8lv9DvW8WMcbfXMn5zb28VnE87nmKeyby-XJ86_IWIF8_2avfWiUM_au7es3CmgHcoYEOI71D7xRmmTIrmwtApUlqXYKbvvNE_1Ab5yoLSTefoI_BM8v-OAqnZQQSOBzwj6e-ukzLObsNzcgjlCVObrI4PXfOdYYlJ0BMHB2hXwZd-TX8NP0_cBH08SPkqANdXWPkPyAOIT5bXPCEvcOihlztETQ-x_rpB6Kr5GcdfAGX486U_ufPKc1L8844yQpi5SwmdxYTxtWpCfz2hz4M8NYVXE6XzgkEvNqzKy72tbHC1WS9djjoKB-elg0vFg67ywWsFhJ4SwqUiwmkZobeQ0F9KOHmD6hrTculy9OcWeNwl1_2pr3JvoQI4ex-1uObB6UTH-D3le2ZMN64qPyAQpC4ulPpYSLy2lm9ezbdQz7euom9FTZ9pc2vvUKf0I59jjA7HC_7h5AwuxMvct2Wm2n39-5QxjPleTxlhPqhoiJuEQ3MixhD2KbHN-_roosGkrt2C5K79shLoXoboy97SYnuFHjoSLbv1OVDTiuPo43lWp043mnE1ka3xqziaGuvOYarJyJK30wi6sKtXd9S1m12hxeQzphIXFeL4-jU1ZQWqZcMxeOFEYkYrXSDarmyX8iYxIOcz4sfhdskn3nXNRRmqCBK-kZwrPu_DMSoH5Xxqdb-wY2gBjIPNnfqFcFiz8NwIWXN25FiIAELjU7EuLpRESEILOfbvboHiyGwMPY2hq3HiaZy4GqeexqmrceZpnLka557GuavxxtN4M288-TZP_34-SMzB-A0keMHKj509MOdMf8tQEYoBzPVdnv4qEQRwA6M0yO4CmOm_3Adw033yqD-VlCcM9oQifum_gCRS9F89Mt4KgL0A2AowfBJG7U5-q78qf1uYEaJl-wEmrvAzohIcODrq7xjZQb_QH0iCgpUYEOEUFIZhP3QXF_Ws5gp0CPkUPfXXkt_qP05EPW4Ilf2fT_EwhbZ9_ETaJ9k4jkIXLWi7ICgyBKn445ZTnOun_qrxW_2_r1iIv06Iqld7xiprqE5wYk-4--9bfccRLU6_MVoSZR6osuSroXPNd3ZGxbhzr2aS_9SgrrmSRv2mOCH-FMMEfK7IkeJyQNlei24bJns02bub8jYpd8kO3eDbeAM3m22aRNub0-0O73cIR3mGd3B72CUZzqN9iaMyj9MNRPkNuYURTOMoimMYZVEeplEe7bdpsdlFWVLmuyCN8BmRKtQwxfjxhgjR4Ns4jvIM3uhAIPT3zBBS_AL0WwVe2f0Nv1WdPu2bo1BITIQUoxhJZKU_hO6-X87ufd_8Foh2X-lqlyXyoqy67daa9P4C6goVhB4Bar8wdjrcTcOryTfVRyJPzT4s2DmAD0q37o9PNWd_40IG8EHPSATwoZvy8y38fwAAAP__gNpVAQ">