<table border="1" cellspacing="0" cellpadding="8">
    <tr>
        <th>Issue</th>
        <td>
            <a href=https://github.com/llvm/llvm-project/issues/109272>109272</a>
        </td>
    </tr>

    <tr>
        <th>Summary</th>
        <td>
            [AVX-512] vpermi2b being predicated on a >= 0x80 movemask gets de-optimized
        </td>
    </tr>

    <tr>
      <th>Labels</th>
      <td>
            new issue
      </td>
    </tr>

    <tr>
      <th>Assignees</th>
      <td>
      </td>
    </tr>

    <tr>
      <th>Reporter</th>
      <td>
          Validark
      </td>
    </tr>
</table>

<pre>
    [Godbolt link](https://zig.godbolt.org/z/qdzKGcrez)

```zig
export fn vperm2(indices: @Vector(64, u8)) @Vector(64, u8) {
    const table = std.simd.iota(u8, 128);
    const table_part_1, const table_part_2 = @as([2]@Vector(64, u8), @bitCast(table));
    
    return @select(
 u8,
        indices < @as(@Vector(64, u8), @splat(0x80)),
 struct {
            extern fn @"llvm.x86.avx512.vpermi2var.qi.512"(@Vector(64, u8), @Vector(64, u8), @Vector(64, u8)) @Vector(64, u8);
 }.@"llvm.x86.avx512.vpermi2var.qi.512"(table_part_1, indices, table_part_2),
        @as(@Vector(64, u8), @splat(0)),
 );
}
```

Compiled for Zen 4

```asm
.LCPI0_0:
 .byte   0
        ; ...
        .byte   63
.LCPI0_1:
 .byte   64
        ; ...
        .byte   127
vperm2:
 vmovdqa64       zmm1, zmmword ptr [rip + .LCPI0_0]
        vpmovb2m k0, zmm0
        vpermt2b        zmm1, zmm0, zmmword ptr [rip + .LCPI0_1]
        vpmovm2b        zmm0, k0
        vpandnq zmm0, zmm0, zmm1
        ret
```

Optimized LLVM:

```llvm
define dso_local void @vperm2(ptr nocapture nonnull readonly align 64 %0, ptr nocapture nonnull writeonly align 64 %1) local_unnamed_addr {
Entry:
 br label %Loop

Loop:
  %lsr.iv = phi i64 [ %lsr.iv.next, %Loop ], [ 0, %Entry ]
  %scevgep = getelementptr i8, ptr %1, i64 %lsr.iv
 %scevgep6 = getelementptr i8, ptr %0, i64 %lsr.iv
  %2 = load <64 x i8>, ptr %scevgep6, align 64
  %3 = tail call <64 x i8> @llvm.x86.avx512.vpermi2var.qi.512(<64 x i8> <i8 0, i8 1, i8 2, i8 3, i8 4, i8 5, i8 6, i8 7, i8 8, i8 9, i8 10, i8 11, i8 12, i8 13, i8 14, i8 15, i8 16, i8 17, i8 18, i8 19, i8 20, i8 21, i8 22, i8 23, i8 24, i8 25, i8 26, i8 27, i8 28, i8 29, i8 30, i8 31, i8 32, i8 33, i8 34, i8 35, i8 36, i8 37, i8 38, i8 39, i8 40, i8 41, i8 42, i8 43, i8 44, i8 45, i8 46, i8 47, i8 48, i8 49, i8 50, i8 51, i8 52, i8 53, i8 54, i8 55, i8 56, i8 57, i8 58, i8 59, i8 60, i8 61, i8 62, i8 63>, <64 x i8> %2, <64 x i8> <i8 64, i8 65, i8 66, i8 67, i8 68, i8 69, i8 70, i8 71, i8 72, i8 73, i8 74, i8 75, i8 76, i8 77, i8 78, i8 79, i8 80, i8 81, i8 82, i8 83, i8 84, i8 85, i8 86, i8 87, i8 88, i8 89, i8 90, i8 91, i8 92, i8 93, i8 94, i8 95, i8 96, i8 97, i8 98, i8 99, i8 100, i8 101, i8 102, i8 103, i8 104, i8 105, i8 106, i8 107, i8 108, i8 109, i8 110, i8 111, i8 112, i8 113, i8 114, i8 115, i8 116, i8 117, i8 118, i8 119, i8 120, i8 121, i8 122, i8 123, i8 124, i8 125, i8 126, i8 127>)
 %.inv = icmp slt <64 x i8> %2, zeroinitializer
  %4 = select <64 x i1> %.inv, <64 x i8> zeroinitializer, <64 x i8> %3
  store <64 x i8> %4, ptr %scevgep, align 64
  %scevgep7 = getelementptr i8, ptr %scevgep6, i64 74
  %5 = load i8, ptr %scevgep7, align 2
  %6 = icmp eq i8 %5, 0
 %lsr.iv.next = add i64 %lsr.iv, 64
  br i1 %6, label %Then, label %Loop

Then:
  ret void
}

declare void @llvm.dbg.value(metadata, metadata, metadata) #1

declare void @llvm.dbg.declare(metadata, metadata, metadata) #1

declare <64 x i8> @llvm.x86.avx512.vpermi2var.qi.512(<64 x i8>, <64 x i8>, <64 x i8>) #2
```

Should be:

```asm
vperm2:
        vpmovb2m k1, zmm0
        vmovdqa64       zmm1, zmmword ptr [rip + .LCPI0_0]
 vpermi2b        zmm0 {k1} {z}, zmm1, zmmword ptr [rip + .LCPI0_1]
 ret
```
</pre>
<img width="1px" height="1px" alt="" src="http://email.email.llvm.org/o/eJykmF2P2ywWxz8NuUG1AL9f5KKTPPNotV3tSruqVnszwoZm2MHGg0ma5tM_AvvgvE2no0ZVyQDndw5w_uY4fBzVrpdyjfIHlG9XfO-ejV1_5VoJbl9WjRE__NifRjRGO6xV_4LyLWLVs3PDiNLPiD0i9nhSu2Q3zUmM3fkexB5fxenvf7ZWnhCrEdki8nn-vyDTv5PaTT3yOBjr8LceHwZpO4ZYpXqhWuldYJSRr7J1xiJWFRliG7yvPJLVbw1hVD5MZIwxbk0_Oux4oyVG6RaPTiSj6kSijOOIVd5kgykL0PS-4dPArXuifuJNLwtUlBE-Ilah_IH5PXor6I2f2Si34aNDrAqcaTUXvpdvVrq97b3VKLVsvdE8GAJfJvrPvG0YpZslop-GMg6aeyY5VmSOI0JHZ_etu9xN-Mijk7b3Z4YyghjT-tAlx6pI-OGYU5aEk1TswG3yqpKcMsTYu8F8eOjNFFg2E5Xb5EMhXh84pCLbXJz6xU7Nnw9u-fV-n8eNyu2VXM41tDHdoLQU-Jux-H-yx9ldhfGxm3qSL5t__Y08ES_ZyVfS_HASY0yuVpA-4CRJLjthbpFe0Ogtrcg-gKOsnAZm1UfaoTMH8cqLbDY4dV04iVPXfTdW4MFZjPIHqwaM2AOOi8u3l44OQ2cODevwC5nNyfUEaTvHGnzriLzvkN532F3wAuflxi_vRf967gdaejnTSveTNPjn4FSnTlLgL1--_iNu4JWFz_upS8hvqpdYjOZJm5ZrfDBK-JSMz12_0t60fHB7K3Fv-n6vNbaSC9PrH5hrtetxkWHE8hDx_fnfrXLyxoB6vQa_T_u-550UT1wIuzxf_uid_bGkQWOx5o3U3vaLMcP54sLfcaafoUebqEN4Fg_PCivvM39YRpJeHl1Q4ETD4SbbhElk7g8B4LNjRSwfW3nYySGAd9JJLTvZO79uVcEOTIvbTE7BYRQ1IIr3GOQthu-YrhltuPBP9yLDR2-c_nFmD358F2z8GSENBMeVxi3X-hLjs-AXHpDVlVG6UdW0farCdG7Z3KZzm81tPrfF3JZzW81tDZwIBCIFJAUmBSgFKgUsBS4FMAUyAzKLsQKZAZkBmQGZAZkBmQGZATkFcgrkNG4DkFMgp0BOgZwCOQVyCuQMyBmQMyBncYeBnAE5A3IG5AzIGZBzIOdAzoGcAzmPhwfkHMg5kHMg50AugFwAuQBykc5Je5VJbPJ9L78KiKGIGQQxFBBDATEUEEMJMZQQQwkxlLC6EsglkMuYnEAugVwCuQJyBeQKyBWQKyBXQK6AXMW8B3IF5BrINZBrINdAroFcA7kGcg3kOkpq0VQUFYmqIlFWJOqKRGGRqCwSpUWitkgUF4k-zoQbfSzSXbS7iHdR7yLfRb-LgKOCaZQwZcvTIfqIKqZRxjTqmEYh-9LDZ2G9PKQT1U-3h2q7AY_avZGgJ2mN6pVTXKuTtGfP12x6vQhV-mJMZ2PPv03wa9o9XaTgY3TGytvxsNDLKwDdvwHm0fK9i-j8IvH3UXkOyZeL6J5RufhmZ1bFsrfy1R-BJ_mpZDmCs4s6zOZCXF2HbHO2oMZiRQPb98dS4T_Psr_ouK4dwoSldrDShTrouu6eK6ZWcytjoRSuSNHskgPXe4lY1UnHBfcvkht8_3uNEUvpL0Hngd_E_v69fpOGdzqCf_aT4vTfz2avBW7kW3VpfDu5rv9vyvelKL-c8LvvCfNGXNTrvhx9oajc-i8nnw5QmH_kheC2bl-JdSrqtOYruaYlK8osr4t09bwWtMybMsuqNC9LQmTJiqziVFRNmZO2zVZqzQjLSE1rStOa1gnJ0rwRIqvLIq1qkqGMyI4rnYSDNna3UuO4l2tKalayVRDCGH7kYayX33EY9S-7-XZl197oU7PfjT5T1OjGBeOU0-HXoc9f__vJ50m-Xfaskarf4cFKoVrupMCmxxz73Ei3mBwrgjtzkB0fX_yjZsRCfjLwvrLaW72-_BFpp9zzvkla0yH2GF5ZpubTYM3_w-8ejyHuEbHHeWGHNfsrAAD__6Bs5WE">