<table border="1" cellspacing="0" cellpadding="8">
    <tr>
        <th>Issue</th>
        <td>
            <a href=https://github.com/llvm/llvm-project/issues/105814>105814</a>
        </td>
    </tr>

    <tr>
        <th>Summary</th>
        <td>
            [AMDGPU] LiveIntervals appears to track SGPR arguments using lo/hi16
        </td>
    </tr>

    <tr>
      <th>Labels</th>
      <td>
            new issue
      </td>
    </tr>

    <tr>
      <th>Assignees</th>
      <td>
            Pierre-vh
      </td>
    </tr>

    <tr>
      <th>Reporter</th>
      <td>
          Pierre-vh
      </td>
    </tr>
</table>

<pre>
    I ran some tests on a large application, and I've seen the following (through printf debugging)
```
Very Large LR (859) for SGPR4_LO16
Very Large LR (859) for SGPR4_HI16
Very Large LR (859) for SGPR5_LO16
Very Large LR (859) for SGPR5_HI16
Very Large LR (859) for SGPR8_LO16
Very Large LR (859) for SGPR8_HI16
Very Large LR (859) for SGPR9_LO16
Very Large LR (859) for SGPR9_HI16
Very Large LR (859) for SGPR12_LO16
Very Large LR (859) for SGPR12_HI16
Very Large LR (859) for SGPR13_LO16
Very Large LR (859) for SGPR13_HI16
Very Large LR (859) for SGPR14_LO16
Very Large LR (859) for SGPR14_HI16
```

We have some places were the dispatch ptr, implicit arg ptr and/or x y z coords arguments are tracked using the lo/hi16 registers. 
This is because SGPRs appear to have 2 regunits for the lo/hi16, even though the high16 is artificial.

I'm not sure of the impact of this, but RegisterCoalescer appears to take a long time in this application. I think it's just kinda slow overall but I am curious if fixing this would improve performance. We have 859 segments and we have to do the job twice for the lo/hi16, and it's highly likely both RUs are identical.

Should we even have a regunit for the lo16 register? Maybe we could get rid of the sgpr4_hi16 regunit and have sgpr4_lo16 == sgpr4 sharing the same regunit.
I think lo16 SGPRs aren't addressable anyway so this would just be an optimization.

We seem to have a lot of room to optimize our register file. It'd be really nice to not have those lo16/hi16 SGPR registers at all.

cc @arsenm @jayfoad 
</pre>
<img width="1px" height="1px" alt="" src="http://email.email.llvm.org/o/eJyUVU1v2zgQ_TX0ZVBDouSvgw_dGu4aSLFFut09FiNpJDGhSIFD2XV__YKUnDjBHiogiCVS8_g47z0SmVVjiPZi9YeQ8qsi5-jDuRVSitVhgYNvrdu_DC8KW133J3BogG1H4Ik9gzWAoNE1BNj3WpXolTVCfgI0FZyE3JwJmMiAbwlqq7W9KNOAkFvfOjs0LfROGV9DRcXQNMo0Qu5EchDJR7FOpr_4-g-5KzzEpR4eA8B2tRNyB7V18O3z18f8x8Nf6fp3v_3z9Lvfrmbgrmbgbmfgbmfg7mbg7mbgpnIGcCrnIGdzkLM5yHNMkd674p35xv__ErQYDB0C0GssieFCjqK5K8U9-rKF3rsQANWFPCgP6JowFhIh5NE6-AlX-AWlta7iMDt0ZHx4IvAOy2eqYOCQkgCrrZDHVqVrcNQo9uR4CSOdv1vFoBgKKnFgipvgkENCB96OXGWoG4zyHDf6BjLQpHMMZ4ximGxV06brAIvOq1qVCvXyvgkh1B0Y64EHR2DrWKa6Hks_vikOwMXg4XGi_MmiJi7JTew40PP4TOH0sGGnqiNQJhbfnyRLOIUx8wzKC7lheBrYw7MyFQJrewF7Jodax9VOgB2Ug1N2YFA11Orn2EXFcLGDrgJLZ88EPbnaug5NSUu4qbpd7YCpmcQwFVymCW-hsnGXT7YAf1El_X8vQ9HEM7RRX0GrZ9JXKKxv4fH7qLGqyHhVvmvrtzYyvNCoSFwYb9rdLXdnBJEd4QteCwpVZSxvyINT1U0VbnqX_7i5JyIFjqOJ41wEFNlBZIdxBLhFdzMfY0e3yontTY9YODnOkRFy4wGryhEzFpoAzfWCV2B73_-oXhEmwfZederXqPK7kDFR92Lg4JBoLGdtHJ0qCezgXnoBtdK0hFPofhWWcIRaX8EEsbyNfh3FbC2PfbzlKmziNVyAHlC_1aYsQeQJOibThacnvNYWK1hU-6zaZTtc0D7dyDxPZbZLFu1-syrTPJG4zutNXmRltStwLXFbyG2WrTO5UHuZyDzZyixN5TpLlhmVdZIUaUFyuy4yKfKEOlR6qfW5W1rXLBTzQPs0WW3TfKGxIM3T3W3oAnF2urvdPhR9KIaGRZ5oxZ5fYbzyOl76H78cPn_9LlYHeFBnOhlP7oya3yQ0nEZjf16PqfFoevH9YnB633rfs8g-CnkU8tgo3w7FsrSdkMew8PTzoXf2iUov5DHSZSGP037Oe_lfAAAA__9ScrWj">