<table border="1" cellspacing="0" cellpadding="8">
    <tr>
        <th>Issue</th>
        <td>
            <a href=https://github.com/llvm/llvm-project/issues/97136>97136</a>
        </td>
    </tr>

    <tr>
        <th>Summary</th>
        <td>
            [ARM] LD4 optimization missed when operating on 64-byte vectors from the beginning
        </td>
    </tr>

    <tr>
      <th>Labels</th>
      <td>
            new issue
      </td>
    </tr>

    <tr>
      <th>Assignees</th>
      <td>
      </td>
    </tr>

    <tr>
      <th>Reporter</th>
      <td>
          Validark
      </td>
    </tr>
</table>

<pre>
    [Godbolt link](https://godbolt.org/z/a17xaz1EM)

```zig
export fn foo(x: [*]u8) @Vector(64, u8) {
    const fee: @Vector(64, u8) = @bitCast([4]@Vector(16, u8){
        @shuffle(u8, x[0..64].*, undefined, [_]i32{ 0, 4, 8, 12, 16, 20, 24, 28, 32, 36, 40, 44, 48, 52, 56, 60 }),
 @shuffle(u8, x[0..64].*, undefined, [_]i32{ 1, 5, 9, 13, 17, 21, 25, 29, 33, 37, 41, 45, 49, 53, 57, 61 }),
        @shuffle(u8, x[0..64].*, undefined, [_]i32{ 2, 6, 10, 14, 18, 22, 26, 30, 34, 38, 42, 46, 50, 54, 58, 62 }),
        @shuffle(u8, x[0..64].*, undefined, [_]i32{ 3, 7, 11, 15, 19, 23, 27, 31, 35, 39, 43, 47, 51, 55, 59, 63 }),
    });
    return fee;
}

export fn bar(x: [*]u8) @Vector(64, u8) {
    const fee: @Vector(64, u8) = @shuffle(u8, x[0..64].*, undefined, [_]i32{
        0, 4,  8, 12, 16, 20, 24, 28, 32, 36, 40, 44, 48, 52, 56, 60,
        1, 5, 9, 13, 17, 21, 25, 29, 33, 37, 41, 45, 49, 53, 57, 61,
        2, 6, 10, 14, 18, 22, 26, 30, 34, 38, 42, 46, 50, 54, 58, 62,
        3, 7, 11, 15, 19, 23, 27, 31, 35, 39, 43, 47, 51, 55, 59, 63 });
    return fee;
}
```

I expect the two above functions to compile the same. However, in practice, only the first function gives us the LD4 emit we want.

```llvm
define dso_local void @foo(ptr noalias nocapture nonnull writeonly sret(<64 x i8>) %0, ptr nocapture nonnull readonly align 1 %1) local_unnamed_addr {
Entry:
  %ldN = call { <16 x i8>, <16 x i8>, <16 x i8>, <16 x i8> } @llvm.aarch64.neon.ld4.v16i8.p0(ptr %1)
  %2 = extractvalue { <16 x i8>, <16 x i8>, <16 x i8>, <16 x i8> } %ldN, 3
  %3 = extractvalue { <16 x i8>, <16 x i8>, <16 x i8>, <16 x i8> } %ldN, 2
  %4 = extractvalue { <16 x i8>, <16 x i8>, <16 x i8>, <16 x i8> } %ldN, 1
  %5 = extractvalue { <16 x i8>, <16 x i8>, <16 x i8>, <16 x i8> } %ldN, 0
 %.sroa.04.0.vec.expand = shufflevector <16 x i8> %5, <16 x i8> poison, <64 x i32> <i32 0, i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7, i32 8, i32 9, i32 10, i32 11, i32 12, i32 13, i32 14, i32 15, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison>
  %.sroa.04.16.vec.expand = shufflevector <16 x i8> %4, <16 x i8> poison, <64 x i32> <i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 0, i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7, i32 8, i32 9, i32 10, i32 11, i32 12, i32 13, i32 14, i32 15, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison>
  %.sroa.04.16.vecblend = shufflevector <64 x i8> %.sroa.04.0.vec.expand, <64 x i8> %.sroa.04.16.vec.expand, <64 x i32> <i32 0, i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7, i32 8, i32 9, i32 10, i32 11, i32 12, i32 13, i32 14, i32 15, i32 80, i32 81, i32 82, i32 83, i32 84, i32 85, i32 86, i32 87, i32 88, i32 89, i32 90, i32 91, i32 92, i32 93, i32 94, i32 95, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison>
  %.sroa.04.32.vec.expand = shufflevector <16 x i8> %3, <16 x i8> poison, <64 x i32> <i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 0, i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7, i32 8, i32 9, i32 10, i32 11, i32 12, i32 13, i32 14, i32 15, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison>
  %.sroa.04.32.vecblend = shufflevector <64 x i8> %.sroa.04.16.vecblend, <64 x i8> %.sroa.04.32.vec.expand, <64 x i32> <i32 0, i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7, i32 8, i32 9, i32 10, i32 11, i32 12, i32 13, i32 14, i32 15, i32 16, i32 17, i32 18, i32 19, i32 20, i32 21, i32 22, i32 23, i32 24, i32 25, i32 26, i32 27, i32 28, i32 29, i32 30, i32 31, i32 96, i32 97, i32 98, i32 99, i32 100, i32 101, i32 102, i32 103, i32 104, i32 105, i32 106, i32 107, i32 108, i32 109, i32 110, i32 111, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison>
  %.sroa.04.48.vec.expand = shufflevector <16 x i8> %2, <16 x i8> poison, <64 x i32> <i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 poison, i32 0, i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7, i32 8, i32 9, i32 10, i32 11, i32 12, i32 13, i32 14, i32 15>
  %.sroa.04.48.vecblend = shufflevector <64 x i8> %.sroa.04.32.vecblend, <64 x i8> %.sroa.04.48.vec.expand, <64 x i32> <i32 0, i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7, i32 8, i32 9, i32 10, i32 11, i32 12, i32 13, i32 14, i32 15, i32 16, i32 17, i32 18, i32 19, i32 20, i32 21, i32 22, i32 23, i32 24, i32 25, i32 26, i32 27, i32 28, i32 29, i32 30, i32 31, i32 32, i32 33, i32 34, i32 35, i32 36, i32 37, i32 38, i32 39, i32 40, i32 41, i32 42, i32 43, i32 44, i32 45, i32 46, i32 47, i32 112, i32 113, i32 114, i32 115, i32 116, i32 117, i32 118, i32 119, i32 120, i32 121, i32 122, i32 123, i32 124, i32 125, i32 126, i32 127>
  store <64 x i8> %.sroa.04.48.vecblend, ptr %0, align 64
  ret void
}

declare void @llvm.dbg.value(metadata, metadata, metadata) #1

define dso_local void @bar(ptr noalias nocapture nonnull writeonly sret(<64 x i8>) %0, ptr nocapture nonnull readonly align 1 %1) local_unnamed_addr {
Entry:
  %2 = load <64 x i8>, ptr %1, align 1
  %3 = shufflevector <64 x i8> %2, <64 x i8> poison, <64 x i32> <i32 0, i32 4, i32 8, i32 12, i32 16, i32 20, i32 24, i32 28, i32 32, i32 36, i32 40, i32 44, i32 48, i32 52, i32 56, i32 60, i32 1, i32 5, i32 9, i32 13, i32 17, i32 21, i32 25, i32 29, i32 33, i32 37, i32 41, i32 45, i32 49, i32 53, i32 57, i32 61, i32 2, i32 6, i32 10, i32 14, i32 18, i32 22, i32 26, i32 30, i32 34, i32 38, i32 42, i32 46, i32 50, i32 54, i32 58, i32 62, i32 3, i32 7, i32 11, i32 15, i32 19, i32 23, i32 27, i32 31, i32 35, i32 39, i32 43, i32 47, i32 51, i32 55, i32 59, i32 63>
  store <64 x i8> %3, ptr %0, align 64
  ret void
}

declare { <16 x i8>, <16 x i8>, <16 x i8>, <16 x i8> } @llvm.aarch64.neon.ld4.v16i8.p0(ptr) #2
```

```asm
foo:
        ld4     { v0.16b, v1.16b, v2.16b, v3.16b }, [x0]
        stp     q2, q3, [x8, #32]
        stp     q0, q1, [x8]
        ret

.LCPI1_0:
        .byte   255
 .byte   255
        .byte   255
        .byte   255
        .byte 255
        .byte   255
        .byte   255
        .byte   255
 .byte   0
        .byte   4
        .byte   8
        .byte 12
        .byte   16
        .byte   20
        .byte   24
 .byte   28
.LCPI1_1:
        .byte   0
        .byte   4
 .byte   8
        .byte   12
        .byte   16
        .byte 20
        .byte   24
        .byte   28
        .byte   255
 .byte   255
        .byte   255
        .byte   255
        .byte 255
        .byte   255
        .byte   255
        .byte 255
.LCPI1_2:
        .byte   255
        .byte   255
 .byte   255
        .byte   255
        .byte   255
        .byte 255
        .byte   255
        .byte   255
        .byte   1
 .byte   5
        .byte   9
        .byte   13
        .byte 17
        .byte   21
        .byte   25
        .byte 29
.LCPI1_3:
        .byte   1
        .byte   5
        .byte 9
        .byte   13
        .byte   17
        .byte   21
 .byte   25
        .byte   29
        .byte   255
        .byte 255
        .byte   255
        .byte   255
        .byte   255
 .byte   255
        .byte   255
        .byte 255
.LCPI1_4:
        .byte   255
        .byte   255
 .byte   255
        .byte   255
        .byte   255
        .byte 255
        .byte   255
        .byte   255
        .byte   2
 .byte   6
        .byte   10
        .byte   14
        .byte 18
        .byte   22
        .byte   26
        .byte 30
.LCPI1_5:
        .byte   2
        .byte   6
        .byte 10
        .byte   14
        .byte   18
        .byte   22
 .byte   26
        .byte   30
        .byte   255
        .byte 255
        .byte   255
        .byte   255
        .byte   255
 .byte   255
        .byte   255
        .byte 255
.LCPI1_6:
        .byte   255
        .byte   255
 .byte   255
        .byte   255
        .byte   255
        .byte 255
        .byte   255
        .byte   255
        .byte   3
 .byte   7
        .byte   11
        .byte   15
        .byte 19
        .byte   23
        .byte   27
        .byte 31
.LCPI1_7:
        .byte   3
        .byte   7
        .byte 11
        .byte   15
        .byte   19
        .byte   23
 .byte   27
        .byte   31
        .byte   255
        .byte 255
        .byte   255
        .byte   255
        .byte   255
 .byte   255
        .byte   255
        .byte   255
bar:
 ldp     q0, q1, [x0, #32]
        ldp     q2, q3, [x0]
 adrp    x9, .LCPI1_0
        ldr     q4, [x9, :lo12:.LCPI1_0]
 tbl     v4.16b, { v0.16b, v1.16b }, v4.16b
        adrp    x9, .LCPI1_1
        ldr     q5, [x9, :lo12:.LCPI1_1]
        tbl v5.16b, { v2.16b, v3.16b }, v5.16b
        mov     v5.d[1], v4.d[1]
 adrp    x9, .LCPI1_2
        ldr     q4, [x9, :lo12:.LCPI1_2]
 tbl     v4.16b, { v0.16b, v1.16b }, v4.16b
        adrp    x9, .LCPI1_3
        ldr     q6, [x9, :lo12:.LCPI1_3]
        tbl v6.16b, { v2.16b, v3.16b }, v6.16b
        mov     v6.d[1], v4.d[1]
 adrp    x9, .LCPI1_4
        ldr     q4, [x9, :lo12:.LCPI1_4]
 tbl     v4.16b, { v0.16b, v1.16b }, v4.16b
        adrp    x9, .LCPI1_5
        ldr     q7, [x9, :lo12:.LCPI1_5]
        tbl v7.16b, { v2.16b, v3.16b }, v7.16b
        mov     v7.d[1], v4.d[1]
 adrp    x9, .LCPI1_6
        ldr     q4, [x9, :lo12:.LCPI1_6]
 tbl     v0.16b, { v0.16b, v1.16b }, v4.16b
        adrp    x9, .LCPI1_7
        ldr     q1, [x9, :lo12:.LCPI1_7]
        tbl v1.16b, { v2.16b, v3.16b }, v1.16b
        mov     v1.d[1], v0.d[1]
 stp     q7, q1, [x8, #32]
        stp     q5, q6, [x8]
 ret
```
</pre>
<img width="1px" height="1px" alt="" src="http://email.email.llvm.org/o/eJzsW19zozgS_zTyi2oo1PoDPPghiSd3W7V7dXUP-zqFQXa4xcgD2PHMp7-isSVswI5nkmwyl6kpB6nV_Wv9pO42yMRVlS0LradE3hI5m8Sb-sGU0z_jPEvj8q_J3KTfGtk_TDo3eU3zrPiLyBmB8KGu1xXhNwTuCdwvW7lnyiWB--8E7mMW7OLv7PMfBCLiz4h_s_9Ufvv_e7Zse_RubcqaLgq6MIZAuCP8hjb-wA2Rs01IIKJE-H_qpDYlgVAJAnd03x_ctkYopTQxRVXThdZoYEyDzxrZPKvv4qomEBJ5K5opdcYzZccfATT_iPCrh81ikWsCYTPkju6IvPU9TzVmvMbrRrlI9SIrdNo0iLz9QuQs40CCW-o3XegRajPAT4QElAEKAaUcpRylotVEqUCpRKlEqfIpCWaNy3C3d_nnfWVov_mI0EuOnwH6hzJAIYJSjlKOUoFSgVKBUolSiVLFer4-G71ICTLCkC-GfDE0BSgElHKUcpRylAqUCpRKlEqUSpQqeDmfkRpkhiFvDHljyBugEFDKUcpRylEqUCpQKtvVQqlEqeJDPu-7eGdnl7relEUbO_vuZlQnbl2UzuPytaL052g9XiUXds8dd70N8WJR00N6uc3eg3r5PfrkDXkoId39-RvVu7VOalo_aFo_GhrPzVbTxaZI6swUFa0NTcxqneUah1TxSnv0n-ZRb3XZ-JEVdF3GSZ0lummaIv-GAxdZ2ezXvR26zLa6opsKZb_PBNWrrKaPmj7GRe0NVro8367arnan0rQyX3KTxDndmixtNnpb-dZ1SQsT51lc0cIk8brelJoWpig2eU4fy6zW6FZVaqxc_E4JuqNZSPhnjBpoV7K1c6pf6jhF9TjPlgVlzXDWqKErXzZFEa90-iVO09JF7OeiLr81ZX6_MgRknv4L4zOJ87wZSAm_Y8r5cXdtR7P-DQkNT14cl8mDEl6hTeHlqfC2TGWht_b3_Oyd7vgD6I3e1c3qbeN8o5_RK5wubuUOIn8VROggildBZB1E-SqI_uGbCkivKk3s-cLzva1OPL1bx0WKTuyrwBYLxak5aHPJce_aZJUp9v1tjHDA4fwu49DWguaCHS7gcMEPF-JwIQ8X6nARHC7Cw0VkDTrT1jazxpm1zqx5Zu07rz9aH6031OKfO4nBxilTVwaquD5Q38T0X7D1kYg-Wq8UqPNcj4Wp-xY5WoiPQrQ38igVjEfz29ztodUNrW5odUOrG1rd0Ola50LnnXUvtP5FFiOyGJHFiCxGZDGij2h8763haORwZdnk5KNs_p-13maifEsMvVqgXl82O-WWnK2aR5lgPJjf5mZgFoBZBGYhmMUAiwHOf4sBFgMsBlgMsBhgMcBigMXgFoO76mp1I6sbOQo6HDgSfMeC72jwHQ--I8J3TPiOCt9x4TsyfIfWpZy9qSB4vcAS4ZUVEMhHBfxo_VKtN5bUzwXq9RWwUznJ2Qp4lAnGg_mNkfVOKiB3JFkMbjG4xeAWg1sMbjG4xRAWQ1gMYTGEWwmLISyGsBjCcdUhusN0h-oO1x2yO2x36HZ8M0c4g86qOjTHOXOkM8c6c7QzCDrBUdWm1Bf3s934-_MqdKc9dFPiYKrUNZ7-DR62pzrJ41Lb40E8GUvnSw8PYgiEK13HaVzHjeXh64gS4OzY6MjhY3ug_z4OH9vDvtzEKT3xwNLNHN2sd2h3IYVBP19d-qbh9zJQOJBJ1EA2EP2I7sSsGog7F1lWQ1oNaTVUP2HKfurj_fTVSVByIMnwfqLopAIX7FZDWg1pNVQ_iauBdCz6KbWTNNVA4hP95NVJT1ZDWg3paobVUP3KEgyUCDmQ5nk_VXeSsRxIqLyfFKVbMashrYbil5MRf5bM89rn-vuEBWd-4WE742r_c4qFMZ3s0P7LU9H-KCu4pVvfY2re-LVl9grsFW-u2h-f4C-Hdj6Rs2NrVb3Gv19xW3zlh5G4XwhwDuMqSP5X5lRORzaJtDM_7_e7f__Gvvi9KXnzb7WmlIKUe0G_Z3To0wTPZmjIS394oBjuDoe6GQwPZmrEiRFMEKcMhkfks1HyL0zirPf0Sv8ven_aP4L6HjaM7d6vADxh-7_DaVL7XeTQHhkWjWjzwbAIRpxgY84NTjI6WgE-ugIjVgeNXjUPenkm56dAKYwA_h0J72djQPyqMQAnPo5kbzaS_9hg_mNj2W8k58IgKvePlkCOL8Fw96DR6yZCL0_l_ByoncXfsLTPHgXqV40CfuLjSOpjI-mWDZplY_lvJOHCIOrhicF-CYLRJRixOmj0uonQy1M5PwdqZ_H6S_usG3Ael47_PB2-rfDH70SsysnNS-c2J05LHLPDW0x7B3JipmzNiIOBqL3Vu8kNa76uWTVrtp7nqLIVh5utoduxw63XftQR6KBjbMQxed4x1mOm8W8rj3wbuS3cjzrSXpltOzvppUTeovl2GrZ5hl34MXbhxdnlI46p847xYXbVk9hVZ9hVP8Ku-DF2xYuzK0ccC847JofZDZ7EbnCG3eBH2FU_xq4aYNd_VnaDEcfYeceCYXbZk9hlZ9hlx-z6p-zah0TB6UOiy8-VMNu5qOw8V3IPlA6PyibplKcRj-KJnrKARYozAdHkYRpFPElCmUaLNAhk6HOVQJSCVEHKdeCzSTYFH4SvIPI5cBF5C1CQJDIIE6USCSERvl7FWe7h4z1TLidZVW30NAoYV5M8nuu8wteKAQr9SFFIoJnXpJw2Op_mm2VFhJ9nVV05K3VW5_g-8s1__iByhu9YmXWdrbLvMb6BtcqqSqf08UEX1Kx1GddZsaSmoEp8whLaPtyv6KI0K3xNa66XWVFkxXKyKfPpyZvLWf2wmXuJWRG4xze12j-f1qX5r05qAvfoekXgvp3adgr_CwAA___7cXmW">